电子系统级设计论

《电子系统级设计论》由会员分享，可在线阅读，更多相关《电子系统级设计论（12页珍藏版）》请在装配图网上搜索。

1、电子系统级（ESL）设计摘要：电子系统级设计（ESL,Electronic System Level)设计是能够让SOC 设计工程师以紧密耦合方式开发、优化和验证复杂系统架构和嵌入式软件的一套方法学，并提供下游寄存器传输级(RTL)实现的验证基础。ESL牵涉到比RTL级别更高层次的电路设计，其基本的关注点在于系统架构的优化、软硬件划分、系统架构原型建模、以及软硬件协同仿真验证。SystemC是一种很好的软硬件联合设计语言,它不仅可以帮助设计人员完成一个复杂的系统设计,还可以避免传统设计中的各种弊端,并提高设计效率。关键词：电子系统级设计；SOC；SystemC1 引言目前，高质量的电子系统设计

2、变得越来越复杂和困难。功能更繁杂的设计需求，更短的上市时间，不断增加的成本压力使这种趋势看起来还在加速。从应用概念到硅片实现的过程已经不能仅仅靠工程师聪明的大脑来完成，而更需要依赖于严格完善的设计方法学。随着片上系统（SoC，System on Chip)设计复杂度的不断提高，设计前期在系统级别进行软硬件划分对SoC各方面性能的影响日趋增加，迫切需要高效快速性能分析和验证方法学。传统的RTL仿真平台不能提供较快的仿真速度与较大的仿真规模，FPGA平台则不能提供详细的性能分析指标，而电子系统级设计（Electronic System Level，ESL）方法，不仅提供高速的仿真验证手段还提供详细

3、的性能分析指标，已经成为当今SoC设计领域最前沿的设计方法，它是能够让SoC设计工程师以紧密耦合方式开发、优化和验证复杂系统架构和嵌入式软件的一套方法学。电子系统级设计（ESL，Electronic System Level）牵涉到比RTL级别更高层次的电路设计，其基本的关注点在于系统架构的优化、软硬件划分、系统架构原型建模、以及软硬件协同仿真验证。全新的ESL工具为电路系统级建模提供了虚拟原型的基本仿真平台。电子系统级设计正在从学术研究的课题变成业界广为接受的建模手段，它完成从理想应用优化到目标体系结构建立。而后依据预期产量规模的不同，用SoC 芯片或可编程平台实现。2 .传统SOC设计方法

4、的局限目前的设计方法不能充分利用设计能力来快速构建满足市场需求的SoC。而只有快速适应消费电子市场的变化，商业系统设计公司才能在竞争中胜出。这使SoC设计方法的研究具有重要的现实意义。目前在技术上，SoC设计面临的主要挑战是在系统建模和硬件设计之间的不连续性。通常系统是使用C语言或其他系统描述语言定义的。而系统的集成电路实现却使用硬件描述语言，因此导致转换和重写系统的负担。这样的流程使得设计过程中容易出错而且耗时。验证流程中需要仿真大规模系统，仿真速度难以需满足设计需求。HDL模型仿真效率低，需要提高抽象层次。SoC系统中的组件具有多样性异质性，包括各个专业的设计，模拟和数字设计等等，需要提供

5、异质的仿真环境以及对系统级设计空间的探索复杂性的管理。千万门级的规模使得设计本身的管理成为问题深亚微米集成电路中，沿线延迟的增加使时序收敛问题显得更加突出，需要消除前端逻辑设计和后端物理设计的反复返工问题传统的设计重用方法需要适应规模的增长。系统设计需要具有竞争力，从基于芯片的设计方法，过渡到基于IP核的设计也是必然趋势。虽然可以使用标准接口，但是更理想的办法是分离出通讯部分，使用接口综合技术。因此需要设计工具重点面向模块间的通讯和互连，门级和寄存器传输级(RTL)仿真速度太慢，不适合系统设计。需要提高设计的抽象层次。SoC设计的趋势是向高层抽象移动，更强调芯片级的规划和验证。强调早期芯片级规

6、划，以及软硬件系统验证。软硬件协同设计方法是SoC设计方法学研究的重要领域。主要目的是开发适应设计需求的设计方法和相应的电子设计自动化软件。在设计中通常一种技术是不能满足设计要求的，因此要结合研发成本和开发周期等等因素，综合考虑各种技术。3. ESL设计的基本概念ESL设计指系统级的设计方法，从算法建模演变而来。ESL设计已经演变为嵌入式系统软硬件设计、验证、调试的一种补充方法学。在ESL设计中能够实现软硬件的交互和较高层次上的设计抽象。ESL设计能够让SoC设计工程师以紧密耦合方式开发、优化和验证复杂系统架构和嵌入式软件，并能够为下游的寄存器传输级(RTL)实现提供验证基础。ESL设计以抽象

7、方式来描述系统单芯片（SoC）设计。在ESL设计中，系统的描述和仿真的速度快，让设计工程师有充裕的时间分析设计内容。并且能提供足够精度的虚拟原型，以配合软件的设计。ESL设计不仅能应用在设计初期与系统架构规划阶段，亦能支持整个硬件与软件互动设计的流程。ESL设计技术与IP模块能将流程融入现有的硬件与软件设计与工具流程，在SoC开发流程中扮演协调统合的角色。它们让工程师能开发含有数百万逻辑门与数十万行程序代码的设计，并提供一套理想平台，用来进行验证，满足客户持续成长的需求。4. ESL设计的特点ESL设计之所以会受欢迎，主要源于以下五方面功能：功能正确和时钟精确型的执行环境使提前开发软件成为可能

8、，缩短了软硬件集成的时间。系统设计更早地和验证流程相结合，能确定工程开发产品的正确性。在抽象层设置的约束和参数可以被传递到各种用于设计实现的工具中。（1）更早地进行软件开发有了虚拟的原型平台意味着可以更早地开始软件开发。对于目前基于SystemC语言的ESL设计方法学来说，ESL设计工程师可用SystemC生成一个用来仿真SoC行为的事务级模型。由于事务级模型的开发速度比RTL模型要快得多。在RTL实现以前，完成TLM建模后的系统就可以开始软件的开发。这样软件的开发可以和RTL实现同时展开，而不是传统上的在RTL实现完成以后才开始软件的开发。虽然部分和硬件实现细节有关的软件要在RTL完成以后才

9、能开始，但还是可以节省大量的开发时间。（2）更高层次上的硬件设计为了适应不断变化的市场要求，需要不断推出新产品或经过改进的产品。在SoC设计中可以通过改进一些模块的性能、增加功能模块或存储器、甚至在体系结构上做出重大的调整。因此设计工程师必须拥有可实现的快速硬件设计方法。为了实现快速的硬件设计，在ESL设计须建立在较高层次上的抽象如事务级建模（TLM）。事务级模型应用于函数调用和数据包传输层。传输级模型可以分为事件触发型和时钟精确型，这些模型能够提供比RTL级模型快好几个数量级的仿真速度。ESL工具的挑战就是既要保持足够精度的时序信息来帮助设计决策，又要提供足够的仿真速度以满足大型的系统软件（

10、如OS启动）在可接受的时间内的完整运行。只要掌握了这种平衡，就可以在高级设计中验证时序和设置约束条件，再将这些优化的设计分割、分配到各个不同的软、硬件设计工作组去加以实现。RTL仿真通常只能提供10MIPS到数百MIPS左右的性能；然而，时钟精确型的ESL仿真却能达到100KMIPS到1MMIPS的仿真速度。（3）设计的可配置性和自动生成越来越多的系统强调自己的可配置性，诸如：不同的处理器、不同的总线带宽、不同的存储器容量、无数的外设。配置和生成出来的设计必须和验证环境得到的结果完全一致，并延续到整个设计流程中。通过ESL模型，结构设计师能够找到最好的配置方案。但是，这样产生出来的结果需要和一

11、套骨架的验证环境同步到设计实现中去。如ARM已经实现了从RealView SoC Designer ESL环境中自动导入SynopsysDesignWare coreAssembler SoC的集成和综合流程，并且可以从coreAssembler或Mentor Graphics公司的Platform Express中启动ARM PL300 AXI可配置互联生成器，来生成AXI总线系统。（4）方便的架构设计ESL架构设计能完成功能到运算引擎的映射。这里的引擎指的是那些可编程的目标如处理器、可配置的DSP协处理器，或者是特殊的硬件模块如UART外设、互连系统和存储器结构。这是系统设计的开始环节，从

12、行为上划分系统，验证各种配置选择的可行性及优化程度。ESL工具对于开发可配置结构体系是非常关键的。它使系统结构从抽象的行为级很容易地映射到具体的硬件设计，从而方便决定哪些模块可以被复用，哪些新模块需要设计。还能提供必要信息指导最优化的通讯、调度和仲裁机制。（5）快速测试和验证由于ESL设计中的抽象级别明显高于RTL设计抽象级别，ESL设计中可以做到描述模块内的电路状态、精确到纳秒的转换以及精确到位的总线行为。相比使用RTL，使用周期精确的事务级模型将使硬件验证和硬件/软件协同验证速度快1000倍或者更多。这种方法不仅可产生用于验证系统行为，它还支持与较低抽象级别的RTL模型的协同仿真。如果ES

13、L设计抽象级别被当作一个测试台的话，当下游的RTL实现模块可用时，它们便可在这个测试台上进行验证。系统级的HW/SW协同验证要优于C/RTL实现级的HW/SW协同验证。因为在系统级的验证可以在较早的展开，而不必等到底层的实现完成后才开始。在底层实现没有开始前的协同验证可以及时修改体系结构或软硬件划分中的不合理因素。越高层次上的验证，可以越大程度上减少修改设计带来的损失。5.ESL设计方法ESL作为一种先进的设计方法学，能够用于硬件的功能建模与体系结构的探察，给硬件架构设计人员提供准确可靠的设计依据，因此在本章的内容里将将详细介绍ESL设计的基本流程与ESL的核心方法利用SystemC实现事务级

14、建模的基本理念。首先要指出的是在设计的哪个阶段使用ESL设计方法和ESL设计工具。每一个电子产品的设计过程以某一种形式的顶层定义开始。这个定义过程可以以文本的形式描述，也可以用图表、状态图、算法描述，或者利用工具如MATLAB等描述。ESL设计并不是定位在这个层次上的设计。而是通过描述系统怎样工作，并为进一步的实现提供一个解决方案。ESL设计成为系统和更加底层设计之间的桥梁。ESL设计包括功能设计和体系结构设计两大领域。系统的行为由功能模块实现，功能模块设计必须关注系统的应用。功能设计不考虑硬件和软件，物理和工艺。功能设计包括实现功能模块结构、模块之间的通信和它们的基本行为。在ESL中一个硬件

15、功能模块的设计包括定义正确的功能，确定输入和输出，划分子模块，确定子模块的结构、数据流和控制逻辑，还要为其模块建立测试环境。这个设计过程和RTL的设计流程相似，但他们在不同的抽象层次上，使用不同的设计语言，例如，在ESL的功能模块建模过程中使用SystemC或SystemVerilog，而RTL级建模则使用Verilog或者VHDL。体系结构设计首先要建立平台的描述。接着将应用的功能部件影射到平台。验证体系结构模型，并根据成本和性能优化这个结构。在体系结构设计中需要考虑处理器的类型、处理器的数量、存储器的大小、Cache性能、总线互联和占用率、软件和硬件的功能划分和评估、功耗的评估和优化等。首

16、先ESL接受一个设计定义的输入，这个定义可以是文本、图表、算法或者是某种描述语言如UML，SLD，MATLAB等的描述。对于这个输入的定义，在ESL设计完成算法的开发，接口定义，用ESL语言或其他语言来描述来完成体系结构的设计。并在此基础上完成软硬件的划分。完成软硬件划分后，可以开始软件和硬件的设计。在硬件设计中，对于功能单元需要在较高层次上的建模，完成功能设计。比如说用SystemC进行事务级的建模。用C/C+或其他高级语言完成应用软件的设计。在这个阶段开始软硬件的协同验证，根据协同验证的结果反馈给体系结构和软硬件划分。后者根据性能、成本等因素重新做出调整。软硬件的设计和验证，包括软硬件的协

17、同验证是一个重复的过程，在整个设计过程中都要根据验证的结果对体统和设计做出调整。完成验证的硬件和软件设计就可以组成一个完整地系统级设计。传递给下一级的设计作为输入。比如说是ESL设计为软件应用提供C或C+语言描述的程序。为定制电路提供Verilog或VHDL语言描述的硬件设计。为硬件平台提供PCB板的功能部件或抽象层IP，比如说基于SystemC的IP。在实现ESL设计流程的具体过程中，有不同的实现方法可以采用。下面介绍两种应用得比较多的设计方法。在完成系统功能定义后，设计方法之一是从系统的定义开始，先进行算法级设计。通常用MatLab等工具进行算法的分析，接着用Simulink等工具进行数据

18、流的分析。完成分析后进行体系结构的平台的设计。体系结构和平台设计要进行系统级的验证，以确定结构是否合理。在体系结构的设计中，首先从IP库中获取已有的硬件模块的事物级模型，如处理器和总线模型，或者重新设计IP库中没有的模块的事物级模型。硬件模块的事物级建模完成后，建立系统模型。接下来输入软件参考模型进行软硬件的协同验证。体系结构的系统级验证的目标是确定存储器的大小、DMA的定义、总线带宽和软硬件划分等。与图2中的ESL设计方法一相比，图3中的设计方法是直接由软件参考代码开始，创建事物级模型的虚拟平台，在此基础上进行系统结构设计，验证和性能的分析。通常，软件参考代码已实现了基本功能，特别是保证了算

19、法及数据流等的正确性。如，软件参考代码可以是某一标准协议的用C语言写的参考代码。在软件参考代码和事物级模型的基础上分别进行软件和硬件的设计。在软件设计中，会把建立完成的虚拟平台和构架作为集成开发环境的一部分。集成开发环境还包括编译器和调试工具的开发。在设计的过程通过软硬件的协同验证调整设计的内容。6.SystemC的系统级芯片设计方法研究在传统设计方法中,设计的系统级往往使用UML,SDL, C, C+等进行描述以实现各功能模块的算法,而在寄存器传输级使用硬件描述语言进行描述。最广泛使用的2种硬件描述语言是VHDL和Verilog HDL,传统的系统设计方法流程如图3所示。从图中不难看出,传统

20、的设计方法会出现如下弊端:首先,设计人员需要使用C/C+语言来建立系统级模型,并验证模型的正确性,在设计细化阶段,原始的C和C+描述必须手工转换为使用VHDL或Verilog HDL。在这个转换过程中会花费大量的时间,并产生一些错误。其次,当使用C语言描述的模块转换成HDL描述的模块之后,后者将会成为今后设计的焦点,而设计人员花费大量时间建立起来的C模型将再没有什么用处。再次,需要使用多个测试平台。因为在系统级建立起来的针对C语言描述的模块测试平台无法直接转换成针对HDL语言描述的模块所需要的测试平台。无论采用什么样的设计方法学,人们都需要对SOC时代的复杂电子系统进行描述,以选择合适的系统架

21、构进行软硬件划分、算法仿真等。描述的级别越低,细节问题就越突出,对实际系统的模仿就越精确,完成建模消耗的时间、仿真和验证时间就越长。相反,描述的抽象级别越高,完成建模需要的时间就越短,但对目标系统的描述也就越不精确。作为设计人员必须在速度和精确性之间做出选择。人们对系统级描述语言的要求是:高仿真速度以及建模效率、时序和行为可以分开建模、支持基于接口的设计、支持软硬件混合建模、支持从系统级到门级的无缝过渡、支持系统级调试和系统性能分析等。人们迫切需要一种语言单一地完成全部设计。这种语言必须能够用于描述各种不同的抽象级别(如系统级、寄存器传输级等),能够胜任软硬件的协同设计和验证,并且仿真速度要快

22、。这就是所谓的系统级描述语言SLDL,而传统的硬件描述语言如VHDL和Verilog HDL都不能满足这些要求。SystemC就是目前这方面研究的最新、最好的成果,他扩展传统的软件语言C和C+并使他们支持硬件描述,所以可以很好地实现软硬件的协同设计,是系统级芯片设计语言的发展趋势。7.ESL综合“ESL综合”到底有没有一种明确的定义，能让我们确信ESL综合是一种可行的设计技术，或者用于评估某款所谓的ESL综合工具是否真的能够完成综合工作？凭借Synplicity营销高级副总裁AndrewHaines在电子设计自动化(EDA)方面的工作经验，关于ESL综合的定义，建议是：此定义应该突出ESL综合

23、与其他ESL设计工作相比的独到之处。首先，从本质来说，综合是从一种抽象层级转变为另一种抽象层级，同时保持功能不变。逻辑综合是从RTL到逻辑门的转变；而物理综合则是从RTL到逻辑门及布局的转变。因此，ESL综合是从ESL描述语言到RTL等抽象较低的实施方案的转变。就ESL综合的定义而言，选择哪种描述语言并不重要，因为通过在初始化阶段根据不同应用支持多种ESL语言的方式，用户群最终均能解决这一问题。重要的是，ESL综合应将设计转变为抽象较低但功能相当的实施方案。其次，某种技术被定义为综合技术，就必然与其他形式的转变存在根本区别。例如，原理图输入(schematic capture)很显然是一种涉及

24、多种抽象层级的转变，而综合则不是。综合与原理图输入定义的独特区别在于香蕉曲线，也就是说，综合的结果不是面积与时序关系图上的一个点，而是一条曲线，表示所有综合结果均保持相当的功能，但时序与面积不同。因此，根据面积与时序关系自动定义一系列功能相当的解决方案必须作为ESL综合定义的一部分。我们已经认识到，真正的DSP综合需要从算法发展到优化的RTL，市场中已有能够满足上述要求的相关ESL综合技术。这确实是ESL综合技术的进步。不过，客户必须始终认识到，有的所谓“ESL综合”工具实际只能根据算法描述创建参数化的RTL模型，这种产品不能实现自动化，也无法形成“香蕉曲线”，且对提高工作效率的作用也非常有限

25、。定义本身不会改善ESL设计，即便如此，我们也应当在早期为其下一个明确的定义，以便设计小组了解ESL的真正进步与不足。参考文献：1刘强.基于SystemC的系统级芯片设计方法研究,现代电子技术，2005（9）2陶耕.基于ESL设计方法学的雷达信号产生与处理技术D. 南京理工大学,20093Ron Wilson.电子系统级设计：从现象到本质.EDN电子设计技术，2008（11）4Bassam Tabbara.电子系统级（ESL）设计：越早开始越好.中国集成电路，2005（12）5祝永新.基于ARM ESL平台的H.264与AVS双解码软硬件协同设计和研究D. 上海交通大学,20106刘昊.基于ESL的AVS帧内预测算法周期精确级建模.信息技术，2008