四位二进制加法器长安大学电工课设

《四位二进制加法器长安大学电工课设》由会员分享，可在线阅读，更多相关《四位二进制加法器长安大学电工课设（15页珍藏版）》请在装配图网上搜索。

1、电工与电子技术基础课程设计报告题 目四位二进制加法器学院（部）汽车学院专业车辆工程班级2011220102学生姓名王理洁学 号6 月 24 日至 6 月 28 日 共 1 周文案大全四位二进制加法器一主要技术指标和要求：（1）四位二进制加数与被加数输入；（2）二位数码管显示。二摘要本设计通过逻辑开关将 A4,A3,A2,A1 和 B4,B3,B2,B1 信号作为加数和被加 数输入到超前进位加法器74LS283中进行四位二进制相加；然后将输出结果的工 4,工3,工2和向高位的进位位C4输入SN74185A将输出结果与工1组合在一起形 成8位8421BCD码；再将该信号的低四位和高四位分别输入一片

2、74LS247型的七 段显示译码器译码；最后用两个BS204数码管进行二位显示。另外还提出了另一 种方案，即将加法器输出的工4,工3,工2,工1和C4直接输入SN74185A进行译 码，但是这种方法得到的是5421BCD码，还需进一步处理才能适合显示的需要。三总体设计方案论证及选择四位二进制加法器的设计包括：1、四位二进制加数和被加数的输入，2、两个数的相加运算及和的输出，3、将两个数的和通过译码器显示在数码管上。二进制数的输入可以通过数据开关实现，用加法器可以进行二进制数的加法 运算。两个四位二进制数相加后的和在十进制数的 030 内，要将这个二进制的 结果转换成8421BCD码，这需要通过

3、译码器来实现。对数据译码后即可用合适的 数码管与译码器相连，显示数据。本设计的关键在于将二进制结果转换成 8421BCD 码的译码器的选用（设计）， 我小组共提出了两种方案具体如下：方案一：将加法器输出结果工2,工3,工4和向高位的进位位 C1由低到高输入SN74185A，再将输出的信号与工1组成8位8421BCD码。电路图如下：低四位（8421B匸D码局四位（8421B匸D码图 1 译码器方案一电路图五位二进制码方案二：将输出信号 1, X2, X3, X4和向高位的进位位C4直接输入SN74185A 进行转换。这样将得到八位 5421BCD 码。其中高四位最大 值为 0011，与 8421

4、BCD 码的值相等，因此不用再转换。只需对低四位进行转换。低四位的转换思路为将各位数字乘以其权重得到十进制数 即：X =Y X1 1D 1BX =Y X2 2D 2BX =Y X4 3D 3BX =Y X5 4D 4B其中 Y ,Y ,Y ,Y 分别为 5421BCD 码各位上的数字。1B 2B 3B 4B再用编码器将 X ,X ,X ,X 进行编码得到四个二进制码，因为这四个1D 2D 3D 4D数都小于十，且其和也小于十，所以将这四个转换得到的二进制数相 加即可得到低四位的8421BCD码。考虑到最低三位的权重依然分别为4, 2, 1故可在这三位直接看 作最低三位转换后的结果（即8421B

5、CD码），这样只需将第四位（权 重为5）进行上述转换，这样就大大减小了电路的复杂程度。其中编码器选用74ls147，并用到两个74ls00与非门。电路图如下:JL4a”f|5421BCDfiftPJ位（SJ2LBII IAfl 0Al A2A374LSI83EO Bl BlE3 fePJ 位（SJ2LBCUft8=IB2Y2A3Y4A4E GJl-图2译码器方案二电路图比较上述两中方案可以发现第一种方案更加思路更清晰，电路也比较 简单，故最终选择方案一。四设计方案的原理框图、总体电路原理图及说明图3 总体设计原理框图1Y2A3j SN74I55A| 少 8I1口3汙C10 12 3 E B B

6、 BcAO机詡t更JLTIW5VU- 11FK-KP-1A14FT4L82471 -|sv图4总电路图数据输入的实现。两个四位拔码开关可实现两位二进制数的输入。各位经一 个上拉电阻接5V电源，开关断开时为高电平，在相应位输入数值“1”相应位 开关闭合时该位为低电平，即输入“0”。74LS283加法器电路。分别对超前进位加法器74LS283的VCC和GND接5V 电源和接地加法器即可工作。CO为低位送来的进位位，在此处无低位的进位位， 故接低电平。将加数A的各位分别输入74LS283的A0.A1.A2.A3,被加数B的各 位分别输入B0.B1.B2.B3进行加法运算。结果由工1,工2,工3,工4

7、和C4输出， 其中C4为向高位的进位位。74LS283引脚图及功能表见附录。SN74185A电路：SN74185A的功能是将加法计算的结果转换为8421BCD码。 它亦为有源器件需对其接5V电源和接地。另处/G端为使能端，接低电平使其使 能。74LS283输出的工1不经转换直接作为结果的最低位。工2, 13,工4和C4分 别的SN74185A的A,B,C,D端进行转换。Y1Y8为输出端。将转换即可得到8位 8421BCD码。其中工1, Y1,Y2,Y3为低四位，下一步将转换成十进制的个位； Y4,Y5,Y6,再加一个低电平（即“0”）为高四位，下一步将转换成十进制的十位。 因为高四位最大数值为

8、0011故丫6始终输出“0”本电路中高四位的最高位的低 电平也由丫6提供，即Y4,Y5,Y6,Y6组成高四位。Y7,Y8始终输出高电平，在电 路中悬空。SN74185A引脚图及功能表见附录。74LS247及数码管电BS204电路：将低四位8421BCD码输入74LS247的输入 端A0,A1,A2,A3，输出与BS204数码管的对应脚相接即可将低四位显示为十进制 数。高四位同理。74LS247兼有译码和驱动功能，故需要对其供电。其三个功能 端与VCC都接5V，GND接地。数码管各输入端接一定阻值的限流电阻。74LS247 引脚图，功能表及BS204原理图见附录。五 主要元器件选择与电路参数计算

9、1. 加法器的选用加法器有两种，分别是串行进位加法器和超前进位加法器。串行进位加法器 由全加器级联构成，高位的运算必须等到低位加法完成送来进位时才能进行。它 虽然电路简单，但运算速度较慢，而且位数越多，速度就越慢。T692型集成全加 器就是这种四位串行加法器。四位二进制串行进位加法器逻辑图如下：图 5 四位二进制串行进位加法器逻辑图超前进位加法器由逻辑电路根据输入信号同时形成各位向高位的进位。使 各位的进位直接由加数和被加数来决定，而不需依赖低位进位，这就省去了进 位信号逐级传送所用的时间，所以这种加法器能够快速进位。因为它的这个优 点我们选取超前进位加法器。超前进位加法器的型号有多种，我们选

10、了 74LS283 型加法器。四位二进制超前进位加法器逻辑图如下：图 6 四位二进制超前进位加法器逻辑图74LS283型加法器是由超前进位电路构成的快速进位的4位全加器电路，可 实现两个四位二进制数的全加。这种加法器通过逻辑电路根据输入信号同时形成 各位向高位的进位。使各位的进位直接由加数和被加数来决定，而不需依赖低位 进位，这就省去了进位信号逐级传送所用的时间，所以这种加法器能够快速进位。74LS283型加法器的详细图如下，引脚图及功能表见附录。B4A4B3A3B2A2B1A1COA=图7 74LS283详细逻辑图74LS783工作原理分析:11111表 1 加法计算直值表由直值表可得：$

11、占耳 G-i+ 国+ - + 4 為=4 qC=九 &q_L+百& q_ + 4出- + 4-1 三百E中（ BJG-i定义两个中间变量：q二召马E 二 4 B3则递推公式可写为：小+曲由递推公式可依次得出各进位位为：45+昭2+胆CZ +即2 +和耐叭GS +胆弋$+祸G +昭胃2.译码器的选用（1）74LS247 型七段显示译码器选用 译码器的功能是将二进制代码（输入）按其编码时的原意翻译成对应的信号 或十进制数码（输出）。译码器是组合逻辑电路的一个重要器件，其可以分为：变 量译码和显示译码两类。译码器的种类很多，但它们的工作原理和分析设计方法 大同小异，其中二进制译码器、二-十进制译码器

12、和显示译码器是三种最典型， 使用十分广泛的译码电路。在显示译码器的选择上有七段译码器和八段译码器。 此处选用七段译码器，可供选择的译码器有 74LS247,74LS47,74LS248,74LS48 四 种选法，74LS247,74LS47的引脚排列分别与74LS248,74LS48的引脚排列一模一 样，两组的功能也差不多。但74LS247, 74LS47 控制共阳极数码管，74LS248, 74LS48控制共阴极数码管。最终选取74LS247译码器。74LS247型七段显示译码器的主要功能是把8421BCD码译成对应于数码管的7 个字段信号并驱动数码管，显示出相应的十进制数码。A3,A2,A

13、1,A0是8421BCD码的4位输入信号，a,b,c,d,e,f,g是七段译码器 输出信号，LT，RBI, BI为控制端。灯测试输入端LT:当LT=0，Bl=1时，无论 A3A0为何种状态，a,b,c,d,e,f,g的状态均为0,数码管七段 全亮，显示“8” 字形，用以检查七段显示器各字段是否能正常工作。灭零输入端RBI:当RBI=0时，且LT = 1，Bl= 0时，若A3A0的状态均为0,则所有光段均灭，在数 字显示中用以熄灭不必要的0。灭灯输入/灭零输出端BI:当Bl=0时，无论LT, RBI及数码输入A3A0状态如何，输出a,b,c,d,e,f,g均 为1, 七段全灭，不 显示数字；当

14、BI=1 时，显示译码器正常工作。其引脚图及功能表见附录。 （2）.SN74185A 的选用为了实现将计算结果用二位数码管显示，需要将两个四位二进制数的和转换 为8421BDC码。常用的译码器有74ls138,74hc138,等，但它们都是三八线译码 器不能满足五输入的要求，而SN74185N可以满足要求，而且市场上比较容易买 到故选用了 SN74185A。其功能表及引脚图见附录。3.数码管的选用数码管的显示方式一般有三种:字型重叠式，分段式和点阵式。目前以分段 式应用最为普遍，分段式数码管可分为七段显示数码管和八段显示数码管，八段 显示数码管比七段显示数码管多一个发光二极管单元（多一个小数点

15、显示）；按 能显示多少个“8 ”可分为1位、2位、4位等数码管；按发光二极管单元连接方 式分为共阳极显示器（发光二极管的阳极都接在一个公共点上）和共阴极显示器 （发光二极管的阳极都接在一个公共点上，使用时公共点接地）。此处选七段发 光二极管（LED）显示器，LED数码管要显示BCD码所表示的十进制数字就需要 有一个专门的译码器，该译码器不但要有译码功能，还要有相当的驱动能力。上 述选取的74LS247译码器，为了与该译码器配用，因此选取BS204数码管。 数码管参数（1）8字高度:8字上沿与下沿的距离。比外型高度小。通常用英寸来表示。范 围一般为 0.25-20 英寸。（2）长*宽*高：长数码

16、管正放时，水平方向的长度；宽数码管正放时， 垂直方向上的长度；高数码管的厚度。半导体七段显示器分为共阴极接法和共阳极接法两种，此处为了与74LS247 译码器配套故选用BS204型共阳极数码管。即若需某字段亮，则需使该字段为低 电平。发光二级光的正向工作电压一般为1.5V3V,驱动电流需要几毫安至 几十毫安。在实际应用中，应在每个二极管支路串接限流电阻以防电流过大而损 坏二极管。BS204型共阳极数码管原理图见附录。六收获与体会1. 课程设计时，要先弄清楚实验的目的和原理，选择合适的器件，先进行 器件的分布。2. 通过这次课程设计，加强了我们动手、思考和解决问题的能力。3. 在课程设计过程中，

17、不仅使我学到了相关的专业知识，而且锻炼了自己的 团队合作能力和独自思考能力。4. 在本次课程设计中，我了解了课程设计的一般步骤，学会了怎样去根据课 题的要求去设计电路。5. 经过课程设计加深了对数字电子技术知识的理解，如加法器，译码器和数 码管的基本知识和各种型号的电子器件之间的区别。七参考文献1电子技术/李春茂 主编北京：科学技术文献出版社 2006.09 2电工学第六版下册电子技术 主编 秦曾煌 高等教育出版社 3电子技术试验与课程设计 主编 蔡忠法 浙江大学出版社附件1：元器件清单四位拔码开关2个74LS283型加法器1个SN74185A1个74LS247型七段显示译码器2个BS204型

18、数码管2个510欧电阻14个1千欧电阻8个附录二：各元件引脚图，功能表或原理图匚匚匚匚ULJlSlSY1Y2Y3Y4Y5V6Y7D3 2 10 91111CC 8 V-GEDCBAY图9 SN74185A引脚图曲匚3 +久:16乔匚3I4丽匚474LS247 阳匚512AE611如匚71)GND匚89图8 74ls283引脚图图1074LS247引脚图图11 BS204原理图諭输入X%2/為4X%LLLLLHLL匚HLHL匚HHHLLLLLH匸LEIL1匸IIHLHHHH匚LLLLHLHLLHHLHLHHHHLHLLLHHLHLHHHLHHHHHE1JEIL出Crn=H一一c3=lC2=H耳/

19、5 /Ei /匸/J八LLHLLLLLHLLLLHLHLHHJ_HLHHLEILLLItHLLLHLHHLHHLHHLHLLLHHLLLHLHHLHLHHLHLH匚HHLHLHHaJJH=為电平1_=低电平说明：氏和匸，是用于确定输出每和内剖进位 G 值的-Aj. B3. A4.日和口是用于确定输出国輕和 G 值的表2 74ls283功能表人辂出显示LTIRTma3Af%auCclef泻0XiXXX0D0 000 08XX0XXX：XL11 111 1全灭J000o001l1 111 11100000l)y (j0U11X10uo1L0O1JI11XI0o10001 00I02jXI(0110

20、0o 011 03X10I00L00 110 04jXi0I0101O(10 051X1n11n0Io 000 0昌1Xi0111(D0 11I1寸1X!L00000 000 08X110c10D0 010 09表374LS247功能表FUNCTION TABLEHINAHVWORDSihmjTSOUTPUTShiNaAt se lect曲 AAlE.VBV7V YS Y4 T3 2 VTECB4d iLLLLLHL L L L I LJ 3LLLLnLHHLLLLLrt4 弓LLLLLMHL LL L HL6 7LLLHHcHHLLLLHa-*LLH1ILHHLLLH1L10 13LLHLH

21、IHHLLH LL LLLHHLLMML LH L L14 ISLLHhLHHIL H L +i L_ift.trLHLLLLHHL LH LH Hid 19-LHLLHLALLHULL20- 2tLLLIMHLH L LLL22 23LHLHHLHHL H L L L H34 2日IHHLLLH.HL H L IHL禹-JTLHHLHLHHLHLLblH-2S - ELHHl-lLLHHLH L H LLM 31LHMMHLHHL H H L L LJ2 -33HLLLLIH-HL H H L L H34HLLhHLHL H 14 LHL36 20HLLHLtHHLHIHLHNSfi 2*H

22、LLMIHHL H H H LLS .b，MLHLLHHHLLLLL474LHIHLHHLLLLH3 *2LHLLNHH LL LHL普 hl1HHHL；HHHLLLHM J4H 41HHLL卜HH LLH LL50 SIHhLLHLHHH L -H LLL57HHLHLLHHH LM 1L.H吕斗幻吕HHLHHLHHH LH L565FmAHLHH L -H IH HHHLHL|hhlK LH H 1LB4 右*HHLLHH H L L L LHHHHH-H M L L L HALLK耳XM H -H M 14 HH = high iv4L L Ipuu lau-ad, X rreLev.iirtl表3SN74185A功能表评审人: