2023年现代微型计算机原理与接口技术教程简单题范围

《2023年现代微型计算机原理与接口技术教程简单题范围》由会员分享，可在线阅读，更多相关《2023年现代微型计算机原理与接口技术教程简单题范围（7页珍藏版）》请在装配图网上搜索。

1、1.8251的引脚信号: TxRDY:告诉CPU，8251已准备好发送，CPU可认为其提供需要发送的字符。CPU可以查询该信号，或把该信号作为中断请求信号。RxRDY:告知CPU，8251已从外部设备收到一个字符，等待CPU读取。CPU可以查询该信号，或把该信号作为中断请求信号。TxE：告知CPU发送移位寄存器空。此时，在状态寄存器的TxE位置1。CPU可以查询TxE信号或状态寄存器的TxE位。C/D*: 该信号一般连至地址线A0，用于选择控制端口/数据端口。数据输入输出寄存器合用一个端口（为0，偶地址），控制寄存器与状态寄存器合用一个端口（为1，奇地址）。SYNDET:同步检测信号，只用于同

2、步方式TxC*、RxC*:8251没有内置的波特率发生器，必须由外部产生建立波特率的时钟信号，TxC*、RxC*通常与8253连接例1 异步模式下的8251初始化程序举例假设8251的两个端口地址分别是50H和52HMOVAL,0FAH ; OUT52H,AL;设立方式字,异步模式，波特率因子16，7位数据位，偶校验，2个停止位 MOV AL,37H ;OUT52H,AL;设立命令字，允许发送，允许接受例2 同步模式下的初始化程序举例MOV AL,38H；(2个同步字符，偶校验，7位) OUT 52H,AL ; MOV AL,16H；16H为同步字符 OUT52H,AL ;OUT 52H,AL

3、 ;MOV AL,97H；搜索同步字符，双工方式OUT 52H,AL2.，8086组成;由总线接口部件 BIU和指令执行部件EU组成，总线重要功能：负责与存储器、I/O接口传递数据，EU负责指令的译码、执行。2逻辑地址指EU送来的存储器地址（由16位段基址和16位偏移地址组成）；物理地址指访问存储器的实际地址（用20位二进制表达）；将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址，物理地址=段基址*16+偏移地址16. 某8088系统用2764 ROM芯片和6264 SRAM芯片构成16KB的内存。其中，RAM的地址范围为FC000H-FDFFFH，ROM的地址范围为FE000H

4、-FFFFFH。试运用74LS138译码，画出存储器与CPU的连接图，并标出总线信号名称。 2764和6264均为8KB的存储芯片，需要13根地址线（A0A12）用于片内寻址。8088系统的其他地址线（A13A19）用于产生片选信号。 FC000H的地址线状态为：1111 110 0 0000 0000 0000 FE000H的地址线状态为：1111 111 0 0000 0000 0000 将A13A15用作译码输入，其他地址（A16A19=1111）用作译码控制，可以得到如下译码控制电路，连接如下图所示。 38086工作模式：1，最小模式，系统规模小，系统的控制总线直接由8086CPU提供

5、，总线控制逻辑电路减少到最小，MN/MX*引脚接5V；2最大模式，系统规模较大，除8086CPU外，还可以有其它协解决器，系统的控制总线由总线控制器8288来提供，MN/MX*引脚接GND4时钟周期，：系统主时钟CLK一个周期信号所连续的时间又称 T状态（T周期）CLK信号频率越高，时钟周期越短执行一个总线操作所需要的时间称为总线周期。一个总线周期有若干个时钟周期组成。当存储器或接口的速度不满足CPU规定是可增长时钟周期；执行一条指令所需要的时间称为指令周期，取决于主时钟频率和指令的复杂限度5内存储器分为：随机读写存储器RAM 中信息可以按地址读出和写入但RAM具有易失性掉电后存储的信息丢失不

6、可恢复只读存储器ROM信息可以按地址读出但在普通状态下不能写入，内容一般不能被改变 断电后信息仍然存在6说明SRAM、DRAM、MROM、PROM和EPROM的特点和用途。 SRAM：静态RAM，读写速度快，但是集成度低，容量小，重要用作Cache或小系统的内存储器。 DRAM：动态RAM，读写速度慢于静态RAM，但是它的集成度高，单片容量大，现代微型计算机的“主存”均由DRAM构成。 MROM：掩膜ROM，由芯片制作商在生产、制作时写入其中数据，成本低，适合于批量较大、程序和数据已经成熟、不需要修改的场合。 PROM：可编程ROM，允许用户自行写入芯片内容。芯片出厂时，所有位均处在全“0”或

7、“1”状态，数据写入后不能恢复。因此，PROM只能写入一次。 EPROM：可擦除可编程只读存储器，可根据用户的需求，多次写入和擦除，反复使用。用于系统开发，需要反复修改的场合。7 I/O 端口的编址有哪几种方法？各有什么利弊？80X86 系列CPU 采用哪种方法？ I/O 端口的编址有两种不同的方式。 ,I/O 端口与内存统一编址：把内存的一部分地址分派给I/O 端口，一个8 位端口占用一个内存单元地址。已经用于I/O 端口的地址，存储器不能再使用。 I/O 端口与内存统一编址后，访问内存储器单元和I/O 端口使用相同的指令，这有助于减少CPU 电路的复杂性，并给使用者提供方便。但是，I/O

8、端口占用内存地址，相对减少了内存可用范围。并且，由于难以区分访问内存和I/O 的指令，减少了程序的可读性和可维护性。 I/O 端口与内存独立编址：这种编址方法中，内存储器和I/O 端口各自有自己独立的地址空间。访问I/O 端口需要专门的I/O 指令。 80x86 CPU 采用I/O 端口独立编址方式。8 外部设备数据传送有哪几种控制方式？从外部设备的角度，比较不同方式对外部设备的响应速度。 直接传送方式（也称为无条件传送方式、同步传送方式）：这种情况下，外部端口完全被动地等待CPU 的访问，没有拟定的响应速度，响应时间取决于CPU 忙碌的限度以及程序对外部设备控制采用的策略。 查询方式：假如C

9、PU 在某一时刻只对一个外设采用查询方式进行数据传输，CPU 的响应延迟约为310 个指令周期。响应速度快于中断方式，慢于DMA 方式。 中断方式：CPU 的响应延迟平均为几十个指令周期，慢于查询方式，但是这种方式可以同时管理多个外部设备。 DMA 方式：外部端口的传输请求由DMA 控制器响应，由于DMAC 是一个专用于传输控制的电路，任务单一，不发生DMA 传输竞争时，响应延迟仅为12 个DMAC 使用的时钟周期，远快于中断方式和查询方式。 7 叙述一次查询式输出过程中，接口内各电路、信号的状态变化过程。 CPU 从接口反复读取状态字：由地址译码电路产生状态端口选择信号，该信号不影响接口内部

10、的状态。外部设备输出完毕后，返回“确认”信号，该信号将状态寄存器相关位（READY） 置位。 如状态字表白外设已处在“就绪”状态，则向数据端口传送数据。由地址译码电路产生的数据端口选通信号一方面将数据总线上的数据写入数据寄存器，同时清除状态寄存器中的相关位（READY），向输出设备发出输出启动信号。 有的输出接口设有控制端口，输出启动信号通过写控制端口产生。8 简要叙述8259A 内部IRR, IMR, ISR 三个寄存器各自的作用。 IRR 用来记录引脚IR7IR0上由外部设备送来的中断请求信号。当外部中断请求线IRi变为有效时，IRR 中与之相应的第i 位被置1。 IMR 用于设立对中断请

11、求的屏蔽信号。此寄存器的第i 位被置1 时，与之相应的外部中断请求线IRi被屏蔽，不能向CPU发出INT信号。可通过软件设立IMR内容，拟定每一个中断请求的屏蔽状态。 ISR用于记录当前正在被服务的所有中断级，涉及尚未服务完而半途被更高优先级打断的中断级。若CPU响应了IRi中断请求，则ISR中与之相应的第i位置1。ISR用于中断优先级管理。9 设8259A端口地址为20H和21H，如何发送清除ISR3的命令？ 为了清除ISR3，需要通过OCW2发送特殊的中断结束命令，使SL=1, EOI=1, L2L1L0=011。 指令如下： MOV AL, 01100011B OUT 20H, AL 1

12、 8255A的方式选择控制字和C口按位控制字的端口地址是否同样，8255A如何区分这两种控制字？写出A端口作为基本输入，B端口作为基本输出的初始化程序。 解： （1） 8255A的方式选择控制字和C口按位控制字的端口地址同样，它们之间的区别在控制字的D7位（特性位）的值不同，8255A的方式选择控制字D7=1，而C口按位置位/复位控制字D7=0。 （2） 初始化程序：（设端口地址为，A口：200H，B口：201H，控制口：203H） MOV AL，90H ; MOV DX，203H ; OUT DX，AL 2 在RS-232C 接口标准中，引脚TxD、RxD、RTS 、CTS 、DTR 、DS

13、R 、的功能是什么？TxD: 串行数据输出。RxD: 串行数据输入。DTR ：数据终端准备好状态，低电平有效。用于向调制解调器或外设表达数据终端已准备好。DSR ：数据设备准备好状态，低电平有效。调制解调器或外设准备好时DSR有效。RTS ：请求发送信号，低电平有效。表达数据终端设备已经做好发送数据的准备，请调制解调器/外设准备接受数据。CTS ：清除发送（允许传送）信号，低电平有效。调制解调器/外设作好传送准备，允许数据终端设备发送数据时CTS有效。9为什么Intel 8251A芯片初始化时需要先送3个00H，1个40H？是否每次都需要？ 答：由于Intel 8251A只使用两个端口地址，所

14、有的控制信息都写入同一个地址的端口内。这样，所有的控制信息必须按照一定的顺序写入，否则就会产生错误。为了保证初始化时，Intel 8251A芯片处在初始的状态，可以向Intel 8251A先送 3个00H，1个40H。假如程序可以保证Intel 8251A已经处在初始状态，那么这项操作是可以省略的。4. DMA控制器8237A的成组传送方式和单字节传送方式各有什么特点？它们的合用范围各是什么？ 成组传送方式下，DMA控制器获得总线控制权后，可以连续进入多个DMA周期，进行多个字节的传输。这种方式可以获得最高的数据传输速度。在数据传输期间，CPU不能访问总线。假如一次传输的数据较多，这种方式会对

15、系统工作产生一定的影响。成组传送方式合用于外部设备规定很高的传输速率，系统其他承担较轻，连续占用总线不会产生严重后果的情形。在单字节传输方式下，8237A 完毕1 个字节传输后都释放系统总线，一次DMA 传输结束，CPU 可以在每个DMA 周期结束后控制总线。这种方式合用于外部设备的传输速率规定不太高，或者系统不允许有较长时间停顿的情况。 5. 如何用指令启动一次DMA 传输？如何用指令允许/关闭一个通道的DMA 传输？ 用指令将DMA 请求寄存器中相关位置位，可以启动一次DMA 传输。 用指令将DMA 屏蔽寄存器中相关位复位，可以允许一个通道的DMA 传输。将DMA 屏蔽寄存器中相关位置位，

16、可以关闭一个通道的DMA 传输7. 如何判断某通道的DMA 传输是否结束？有几种方法可供使用？判断某通道的DMA 传输是否结束有二种方法。其一是读出DMA 控制器的状态寄存器内容，测试其中代表该通道的状态位，可以得知该通道的DMA 传输是否结束。其二是读出该通道的字节计数器内容，假如值为0（对8237A 而言为1），表达该通道的DMA 传输已经结束。此外，可以用8237A 的EOP 信号向CPU 申请中断。一旦进入这个中断服务程序，表白该通道的DMA 传输已经结束。8. 一个8位D/A转换器的满量程（相应于数字量255）为10V。分别拟定模拟量2.0V和8.0V所相应的数字量。 模拟量2.0V

17、所相应的数字量为（2.0/10）255 = 51 模拟量8.0V所相应的数字量为（8.0/10）255 = 204 5 简述逐次逼近式A/D转换器的工作原理，并将它和-A/D转换器进行比较。 逐次逼近型（也称逐位比较式）A/D转换器重要由逐次逼近比较寄存器SAR，D/A转换器、比较器以及时序和控制逻辑等部分组成。它从SAR的最高位开始，逐位设定SAR寄存器中的数字量，经D/A转换得到电压VC，与待转换模拟电压Vx进行比较。通过比较，逐次拟定各位的数码应是“1”还是“0”。转换结果能否准确逼近模拟信号，重要取决于SAR和 D/A的位数。位数越多，越能准确逼近模拟量。 -型模数转换器是根据二次采样

18、的差进行计算的,有很强的抗干扰能力，转换精度高，以串行方式输出数据。常用于高分辨率（常见为16、18、24位）的中、低频信号测量。当模拟量输入端接有多路开关时，通道切换后要等待足够长的时间，才干读取转换结果。 14. 运用全地址译码将6264 芯片接到8088 系统总线上，地址范围为30000H31FFFH，画出逻辑图。全地址译码可以保证存储器芯片上的每一个单元在整个内存空间中具有唯一的、独占的一个地址。参考教材相关内容，6264 芯片有13 根地址线，剩余的高位7 根地址线通过译码组合拟定该芯片的起始地址（30000H）。由30000H 地址得出相应的地址线状态为：0011 000 0 0000 0000 0000可以看出A13A19 地址线为0011 000，所以译码组合应逻辑为：