2023年本科生计算机组成原理题库期末试卷及答案

《2023年本科生计算机组成原理题库期末试卷及答案》由会员分享，可在线阅读，更多相关《2023年本科生计算机组成原理题库期末试卷及答案（9页珍藏版）》请在装配图网上搜索。

1、 本科生期末试卷九 一 选择题（每小题1分，共10分）1 八位微型计算机中乘除法大多数用_实现。A 软件 B 硬件 C 固件 D 专用片子2 在机器数_中，零的表达是唯一的。 A 原码 B 补码 C 移码 D 反码3 某SRAM芯片，其容量为5128位，除电源和接地端外，该芯片引出线的最小数目应是_。A 23 B 25 C 50 D 194 某机字长32位，存储容量64MB，若按字编址，它的寻址范围是_。A 8M B 16MB C 16MB D 8MB5 采用虚拟存贮器的重要目的是_。A 提高主存贮器的存取速度 ；B 扩大主存贮器的存贮空间，并能进行自动管理和调度 ；C 提高外存贮器的存取速度

2、 ；D 扩大外存贮器的存贮空间 ；6 算术右移指令执行的操作是_。A 符号位填0，并顺次右移1位，最低位移至进位标志位 ；B 符号位不变，并顺次右移1位，最低位移至进位标志位 ；C 进位标志位移至符号位，顺次右移1位，最低位移至进位标志位 ；D 符号位填1，并顺次右移1位，最低位移至进位标志位 ；7 微程序控制器中，机器指令与微指令的关系是_。A 每一条机器指令由一条微指令来执行 ；B 每一条机器指令由一段用微指令编成的微程序来解释执行 ；C 一段机器指令组成的程序可由一条微指令来执行 ；D 一条微指令由若干条机器指令组成 ；8 同步传输之所以比异步传输具有较高的传输频率是由于同步传输_。A

3、不需要应答信号 ；B 总线长度较短 ；C 用一个公共时钟信号进行同步 ；D 各部件存取时间较为接近 ；9 美国视频电子标准协会定义了一个VGA扩展集，将显示方式标准化，这称为著名的_显示模式。A AVGA B SVGA C VESA EGA10.CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC内容，而不是由软件完毕，重要是为了_。A 能进入中断解决程序，并能对的返回源程序 ；B 节省主存空间 ；C 提高解决机速度 ；D 易于编制中断解决程序 ；二填空题（每小题3分，共15分）1 多媒体CPU是带有A._技术的解决器。它是一种B._技术，特别适合于 C._解决。2总线定期

4、是总线系统的核心问题之一。为了同步主方、从方的操作，必须制订A._。 通常采用B._定期和C._定期两种方式。3通道与CPU分时使用A._，实现了B._内部数据解决和C._并行工作。42023年超级计算机最高运算速度达成A._次。我国的B._号计算机的运算速 度达成 3840亿次，使我国成为C._之后，第三个拥有高速计算机的国家。5一个定点数由A._和B._两部分组成。根据小数点位置不同，定点数有纯小 数和C._两种表达方法。三 （9分）已知：x= 0.1011，y = - 0.0101，求 ： x补， x补， - x 补，y补，y补， - y 补 ，x + y = ?, x y = ?四 （

5、10分）用16K 1位的DRAM芯片构成64K 8位的存储器。规定：（1） 画出该芯片组成的存储器逻辑框图。（2） 设存储器读 / 写周期均为0.5s，CPU在1s内至少要访存一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对所有存储单元刷新一遍，所需实际刷新时间是多少？五 （9分）指令格式如下所示，OP为操作码字段，试分析指令格式的特点。 15 10 7 4 3 0OP 源寄存器 基值寄存器 位移量（16位） 六 （9分）CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表达数据通路，箭头表达信息传送方向。（1） 标明图中四个寄存器的

6、名称。（2） 简述指令从主存取到控制器的数据通路。（3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图B9.1 七 （9分）试推导磁盘存贮器读写一块信息所需总时间的公式。八 （9分）如图B9.2所示的系统中断机构是采用单级优先中断结构，设备A连接于最高优先级，设备B次之，设备C又次之。规定CPU在执行完当前指令时转而对中断请求进行服务，现假设：TDC为查询链中每个设备的延迟时间，TA、TB、TC分别为设备A、B、C的服务程序所需的执行时间，TS、TR为保存现场和恢复现场合需时间。试问：在此环境下，此系统在什么情况下达成中断饱和？即在保证请求服务的三个设备都不会丢失信息的条件下，

7、允许出现中断的极限频率有多高？注意，“中断允许”机构在确认一个新中断之前，先要让即将被中断的程序的一条指令指令执行完毕。 图B9.2九（10分）十（10分） 本科生期末试卷九答案 一 选择题 1A 2. B 3. D 4. C 5. B 6. B 7. B 8. B、D 9. B 10. A 二 填空题 1A.MMX B.多媒体扩展结构 C.图象数据 2A.定期协议 B.同步 C.异步 3A.内存 B.CPU C.I / O 4A.10000亿 B.神威 C.美国、日本 5A.符号位 B.数值域 C.纯整数 三. 解： x 补 = 0.1011 ， y 补 = 1.1011 x 补 = 0.0

8、1011 ， y 补 = 1.11011 x 补 = 0.001011 ， y 补 = 1.111011 - x 补 = 1.0101 ， - y 补 =0.0101 x 补 = 00.1011 x 补 = 00.1011+ - y 补 =00.0101 + y 补 = 11.1011 01.0000 00.0110 符号位相异 x y溢出 x+y=0.0110四. 解：（1）根据题意，存储器总量为64KB，故地址线总需16位。现使用16K1位的动态RAM芯片，共需32片。芯片自身地址线占14位，所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑框图如图B9.3，其中使用一片2

9、：4译码器。 （2）根据已知条件，CPU在1s内至少需要访存一次，所以整个存储器的平均读/ 写周期与单个存储器片的读 / 写周期相差不多，应采用异步刷新比较合理。对动态MOS存储器来讲，两次刷新的最大时间间隔是2s。RAM芯片读/ 写周期为0.5s，假设16K 1位的RAM芯片由128 128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2m / 128 = 15.6s，可取刷新信号周期15s。 图 B 9.3五. 解：（1）双字长二地址指令，用于访问存储器。 （2）操作码字段OP为6位，可以指定26 = 64种操作。 （3）一个操作数在源寄存器（共16个），另一个操作数在存

10、储器中（由基值寄存器 和位移量决定），所以是RS型指令。六. 解：（1） a为数据缓冲寄存器 DR ，b为指令寄存器 IR ，c为主存地址寄存器，d为程序计数器PC。（2） 主存 M 缓冲寄存器 DR 指令寄存器 IR 操作控制器。 (3)存储器读 ：M DR ALU AC 存储器写 ：AC DR M七. 解：设读写一块信息所需总时间为T，平均找届时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=TsTLTm。假设磁盘以每秒r的转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n / rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒 八. 解： 假设主存工作周期为TM，执行一条指令的时间也设为TM 。则中断解决过程和各时间段如图B9.4所示。当三个设备同时发出中断请求时，依次解决设备A、B、C的时间如下： tA = 2TM + 3TDC + TS + TA + TR tB = 2TM + 2TDC + TS + TB + TRtC = 2TM + TDC + TS + TC + TR达成中断饱和的时间为： T = tA + tB + tC 中断极限频率为：f = 1 / T 图 B 9.4九.十.