2023年CMOS二级运算放大器设计

《2023年CMOS二级运算放大器设计》由会员分享，可在线阅读，更多相关《2023年CMOS二级运算放大器设计（13页珍藏版）》请在装配图网上搜索。

1、CMOS二级运算放大器设计（东南大学集成电路学院）一 运算放大器概述运算放大器是一种能将两个输入电压之差放大并输出集成电路。运算放大器是模仿电子技术中最常用电路，在某种程度上，可以把它当作一种类似于BJT 或 FET 电子器件。它是许多模仿系统和混合信号系统中重要构成某些。它重要参数波及：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。二 设计目旳1. 电路构造最基本COMS二级密勒赔偿运算跨导放大器构造如图1.1所示。重要波及四某些：第一级输入级放大电路、第二级放大电路、偏置电路和相

2、位赔偿电路。图1.1 两级运放电路图2.电路描述电路由两级放大器构成，M1M4构成有源负载差分放大器，M5提供该放大器工作电流。M6、M7管构成共源放大电路，作为运放输出级。M6 提供应 M7 工作电流。M8M13构成偏置电路，提供整个放大器工作电流。 相位赔偿电路由M14和Cc构成。M14工作在线性区，可等效为一种电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒赔偿。3.设计指标两级运放有关设计指标如表1。电源电压05V共模输入电压固定在(VDD+VSS)/2开环直流增益80dB单位增益带宽30MHz相位裕度60degree转换速率30 V/s静态功耗（电流）1mA负载电容=3pf

3、表1 两级运放设计指标三 电路设计第一级电压增益： (3.1)第二级电压增益： (3.2)因此直流开环电压增益： (3.3)单位增益带宽： (3.4)偏置电流： (3.5)根据系统失调电压： (3.6)转换速率： (3.7)相位赔偿： (3.8)以上公式推导过程简略，详细过程可参照有关专业书籍。根据这些公式关系，通过手算得到一种大体器件参数如表2。M1120/1M93.2/1M2120/1M106/1M340/1M116/1M440/1M1224/1M516/1M136/1M6160/1M1420/1M732/1Cc1.5pfM83.2/1RB6 K表2 二级运放器件参数四HSPICE仿真根据

4、已经计算好器件参数，写成电路网表。.title test.lib E:h05mixddst02v231.lib ttvdd vdd 0 5vss vss 0 0.subckt opamp vn vp out vdd vssm1 2 vn 1 1 mp w=120u l=1um2 3 vp 1 1 mp w=120u l=1um3 2 2 vss vss mn w=40u l=1um4 3 2 vss vss mn w=40u l=1um5 1 6 vdd vdd mp w=16u l=1um6 out 3 vss vss mn w=160u l=1um7 out 6 vdd vdd mp w=

5、32u l=1u* bias circuitm8 6 6 vdd vdd mp w=3.2u l=1um9 7 6 vdd vdd mp w=3.2u l=1um10 6 7 8 vss mn w=6u l=1um11 7 7 9 vss mn w=6u l=1um12 8 9 10 vss mn w=24u l=1um13 9 9 vss vss mn w=6u l=1urb 10 vss 6k* millercc 4 out 1.5pcl out vss 3pm14 4 7 3 vss mn w=20u l=1u .endsx1 vn vp out vdd vss opamp *ADMx2

6、 vp vp out1 vdd vss opamp *ACMx3 out2 vi out2 vdd vss opamp *SRx4 vn vn out3 vdc vss opamp *pPSRRx5 vn vn out4 vdd vsc opamp *nPSRRvp vp 0 dc 2.5 ac 1vn vn 0 dc 2.5vi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns)vdc vdc 0 dc5 ac1vvsc vsc 0 ac1v .ac dec 10 1k 100meg.trans 1n 400n.ptint ac v(vout) v(3)

7、.print trans v(out2).print ac vdb(out) vp(out).print ac vdb(out1).print ac vdb(out3).print ac vdb(out4).measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120.op.end1. 直流增益、带宽和相位裕度把ac信号所有放在一种输入端（或正端或负端），使用Hspice分析输出增益和相位裕度。差模放大测试电路如图4.2。图4.2 差模增益测试电路图对应网表是：x1 vn vp out vdd vss opamp *ADM.pr

8、int ac vdb(out) vp(out)将vac=1V，这样得到输出电压值就是增益值，以便观测。仿真得到差模增益和相位裕度如图所示。分别扫描了100Mhz和1Ghz状况下波形如图4.3和4.4。图4.3 100Mhz带宽扫描差模增益和相位波形图4.4 1Ghz带宽扫描差模增益和相位波形为了得到精确直流增益值，单位增益带宽和相位裕度值，通过如下两条语句：.measure ac GBW when vdb(out)=0.measure ac VPW when vp(out)=-120观测.lis文献，发现直流增益为80.4288dB，单位增益带宽为52.036Mhz，相位裕度为65degree

9、。共模放大测试电路如图4.5。图4.5 共模增益测试电路图对应网表是：x2 vp vp out1 vdd vss opamp *ACM.print ac vdb(out1)共模增益波形如图4.6。图4.6 共模增益频谱图共模增益在0dB如下阐明具有很好共模克制。共模克制例如图4.7：图4.7 共模克制比频谱图共模克制比到达83dB。2. 电源克制比图4.8为电源和地到输出增益测试电路图，用差模增益除以电源增益即得电源克制比。图4.9为仿真得到正、负电源克制比，从图中可知，低频时正电源克制比为98dB，负电源克制比为89dB。图4.8 电源增益测试电路图图4.9 仿真电源克制比3. 压摆率将运放

10、接成单位增益负反馈形式，如图4.10所示。对输入施加正负阶跃信号，得到阶跃特性如图4.11所示，给输出负载充电时压摆率为30.44V/s，放电时压摆率大概为44.78 V/s。对应网表：x3 out2 vi out2 vdd vss opamp *SRvi vi 0 pulse(2 3 20ns 0.1ns 0.1ns 200ns 400ns).trans 1n 400n.print trans v(out2)图4.10 压摆率测试电路图图4.11 仿真瞬态建立特性设计指标实际值开环直流增益80dB80.4288dB单位增益带宽30MHz52.036Mhz相位裕度60degree65degree转换速率30 V/s30.44 V/s静态功耗（电流）1mA300uA负载电容=3pf3pf通过比较设计指标与实际值，满足系统规定设计规定。五 总结进行模仿IC设计第一步是根据规定确定需要电路构造，第二步是掌握这种构造原理和参数之间联络，第三步根据指标手算电路参数，这个参数只是初步仿真值，也许无法到达系统指标，然后需要手工调整有关参数。假如一直无法满足，就需要重新考虑电路构造与否合适，初始参数设置与否合适。通过这些调整最终满足规定。参照文献1 钟文耀.CMOS电路模仿与设计-基于HspiceM. 北京：科学出版社，.2 尹睿.二级密勒赔偿运算放大器设计教程M.上海:复旦大学出版社,