微机系统与接口课件：CH4第四章 半导体存储器

《微机系统与接口课件：CH4第四章 半导体存储器》由会员分享，可在线阅读，更多相关《微机系统与接口课件：CH4第四章 半导体存储器（80页珍藏版）》请在装配图网上搜索。

1、微机系统与接口微机系统与接口东南大学东南大学1第四章第四章 半导体存储器半导体存储器(Semi-conductor Memory)(Semi-conductor Memory)主要内容主要内容1、存储器、存储器分类和特点分类和特点(ROM/RAM/FLASH)（概念）（概念）2 2、*半导体存储器连接应用半导体存储器连接应用(时序时序)3 3、IBM-PCIBM-PC系列机系列机MEMMEM的内存组织的内存组织微机系统与接口微机系统与接口东南大学东南大学2微机系统结构微机系统结构:存储器与存储器与I/OI/O系统互联系统互联存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总

2、线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备CPU存储器访问：存储器访问：MOV 2000H,AXMOVBL,205AH微机的最基本部分微机的最基本部分微机系统与接口微机系统与接口东南大学东南大学3存储器的分类和存储介质存储器的分类和存储介质存储器存储器（计算机实现大容量记忆功能的核心部件（计算机实现大容量记忆功能的核心部件）按位存放，具有记忆功能，可读写按位存放，具有记忆功能，可读写 读写读写/数据数据 按地址顺序编号按地址顺序编号存储器的分类：存储器的分类：(寄存器在微处理器内部寄存器在微处理器内部)内存储器内存储器内存，半导体存储介质，高速存储内存，半导体存储介质

3、，高速存储 外存储器外存储器外存，各种存储介质，低速外存，各种存储介质，低速I/O海量低成本海量低成本外存储器外存储器：各种存储介质各种存储介质:磁磁:磁化（磁芯）磁化（磁芯）光光:凹坑凹坑(激光反射激光反射)电：半导体存储器，电子磁盘，锁存器电：半导体存储器，电子磁盘，锁存器/触发器触发器-与与MPU接口接口:Serial/Parallel电路电路微机系统与接口微机系统与接口东南大学东南大学4半导体存储器的性能指标半导体存储器的性能指标容量容量-用其用其存储的二进制信息量存储的二进制信息量描述。表示为：描述。表示为：字数字数*字字长长，由于微机中均以字节编址，常表示为，由于微机中均以字节编址

4、，常表示为字节数字节数8 8。存储器按位存放存储器按位存放 62C256：（：（256Kbits）32K*8B 27C010：1M位（位（128K*8Bit）128KB(字节字节)27C210：1M位（位（64K*16Bit）最大存取时间最大存取时间 访问一次存储器（对指定单元写入或读出）访问一次存储器（对指定单元写入或读出）所需要的时间所需要的时间 几几nsns到几百到几百ns PC100SDRAM-8ns,PC133SDRAM-7ns其它性能指标其它性能指标可靠性、集成可靠性、集成度、价格等度、价格等 WE#OE#微机系统与接口微机系统与接口东南大学东南大学5半导体存储器分类半导体存储器分

5、类根据运行时存取（读写）过程的不同分类根据运行时存取（读写）过程的不同分类半导体半导体存储器存储器 Memory 只读只读存储器存储器 ROM掩膜掩膜ROM：掩膜工艺，不可更改：掩膜工艺，不可更改可编程可编程ROM（PROM）：只可写入一次）：只可写入一次UV可擦除可擦除PROM（EPROM）:擦抹器照射擦抹器照射快闪快闪ROM（FLASH-ROM:快擦写快擦写ROM 整片整片/块）块）电可擦除电可擦除PROM（E2PROM）（以字节为单位）（以字节为单位擦写）擦写）随机存取随机存取存储器存储器RAM双极型双极型RAM:速度速度快，功耗大，快，功耗大，集成度低集成度低MOS型型 RAM静态静态

6、RAM即即SRAM（双稳态（双稳态触发器）触发器）动态动态RAM即即DRAM（电容）（电容）非易失非易失RAM即即NVRAM:由由SRAM和和EEPROM共同构成共同构成微机系统与接口微机系统与接口东南大学东南大学6SRAM和DRAM SRAM:存储电路以双稳态触发器即R-S触发器为基础，状态稳定，只要不掉电信息就不会丢失。优点：不需刷新 缺点：集成度低，适于不需要大存储容量的微型计算机 DRAM:存储单元以电容为基础，电路简单，集成度高。缺点：电容中电荷由于漏电会逐渐丢失，DRAM必须定时刷新。适于大存储容量的计算机。NVRAM(非易失RAM):由SRAM和EEPROM共同构成的存储器，正常

7、运行时和SRAM一样，掉电时把SRAM的信息保存在EEPROM中，不会丢失。微机系统与接口微机系统与接口东南大学东南大学7静态随机存取存储器（静态随机存取存储器（SRAMSRAM）特点）特点1.1.基本存储电路主要由基本存储电路主要由R RS S触发器触发器构成，其两个稳态构成，其两个稳态分别表示存储内容为分别表示存储内容为“0”0”或为或为“1”1”，电源供电，电源供电存存入的数据才可以保存和读出，入的数据才可以保存和读出，掉电掉电原存信息全部丢原存信息全部丢失失所谓所谓“易失性易失性”（volatile)volatile)。(相对非挥发相对非挥发NonNonvolatile)volatil

8、e)优点：优点：存储内容存储内容“0或或1”一直有效，不需一直有效，不需刷新电路刷新电路缺点：缺点：MOS管数目多，集成度低，功耗大管数目多，集成度低，功耗大MemoryD0-DN-1A0-Am-1微机系统与接口微机系统与接口东南大学东南大学82.2.一个基本存储电路能存储一位二进制数，一个基本存储电路能存储一位二进制数，而一个八位的二进制数则需八个基本存而一个八位的二进制数则需八个基本存储电路。一个容量为储电路。一个容量为M MNbNb（如（如64K64K8b8b）的存储器则包含的存储器则包含M MN N个基本存储电路。个基本存储电路。这些大量的基本存储电路有规则地排列这些大量的基本存储电路

9、有规则地排列在一起便构成了存储体。区分不同的存在一起便构成了存储体。区分不同的存储单元储单元每个单元规定一个地址号。每个单元规定一个地址号。读写读写(Read-Write)/(Read-Write)/访问访问(Access)(Access)静态随机存取存储器（静态随机存取存储器（SRAM）特点特点微机系统与接口微机系统与接口东南大学东南大学9RAM单元单元(位位)工作原理工作原理(单选单选)读读/写写(Select=1选中单元选中单元每个单元的基本存储电每个单元的基本存储电路与数据线位数相同路与数据线位数相同)Select=1&/RD=0三态门开三态门开(输出允许输出允许)存储器读操作存储器读

10、操作Select=1&/Read=锁存输入数据锁存输入数据数据数据总线总线I/O1I/On64K*8B=65536CELL*8BSelect1-Select65536微机系统与接口微机系统与接口东南大学东南大学10RAM 6管单元存储电路管单元存储电路(双选双选)(行列选行列选=1选中单元选中单元)T1-T4双稳态电路双稳态电路T1管（管（A）的状态表示）的状态表示1/0T3，T4：负载：负载T5,T6:控制管控制管P191图图4.2微机系统与接口微机系统与接口东南大学东南大学11RAM存储器芯片例存储器芯片例 HM6264:256*32*8b X:8 Y:5微机系统与接口微机系统与接口东南大

11、学东南大学12RAM存储器芯片举例存储器芯片举例(P192-6116)HM61HM611616:16K:16K位位=2K=2K*8B8BX:7/Y:4(A0-A10)2X:7/Y:4(A0-A10)21111HM6264HM6264参数参数:64K:64K位位,100ns,2V(min),100ns,2V(min)维持电压维持电压微机系统与接口微机系统与接口东南大学东南大学13SRAM芯片外围电路组成芯片外围电路组成地址译码器地址译码器 对外部地址信号译码，用以选择要访问对外部地址信号译码，用以选择要访问的单元。的单元。n n个地址信号译码个地址信号译码maxmax2 2n n个输出状态。个输

12、出状态。A0-12213，I/O0-7 8位，位，片内译码片内译码 I/O电路：存储器电路：存储器 (处理器处理器-读写器读写器)WE（WR）、）、OE（RD）、）、CE或或 CS（CS）WE#（WR#）、）、OE#（RD#）、）、CE#或或 CS#（CS#）关键：三态输出关键：三态输出/写入锁存写入锁存片选译码片选译码/CSA13,A14,A19微机系统与接口微机系统与接口东南大学东南大学14处理器系统与存储器典型连接处理器系统与存储器典型连接 6264(例例)D0D7A0A12WEOE1CS11CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7 MPU系统系统

13、Memory芯片芯片处理器读写时序处理器读写时序 -配合配合-存储器读写时序存储器读写时序2CS1#微机系统与接口微机系统与接口东南大学东南大学15存储器存储器:读时序图读时序图(补充）补充）/WE为高电平为高电平 有效数据有效数据 指定地址指定地址微机系统与接口微机系统与接口东南大学东南大学16存储器存储器:写时序图写时序图(补充）补充）有效数据有效数据 指定地址指定地址A0-A12(A19)微机系统与接口微机系统与接口东南大学东南大学178086处理器处理器:存储器写时序例存储器写时序例T1：输出地址；：输出地址；T2：总线转向；：总线转向；T3:存储器访问；存储器访问；T4:结束结束例例

14、:MOV 789AH,AX总总线线操操作作信信号号微机系统与接口微机系统与接口东南大学东南大学18SRAM特点由于由于SRAMSRAM存储电路中，存储电路中，MOSMOS管数目多，所管数目多，所以集成度低以集成度低功耗比功耗比DRAMDRAM大大优点：优点：存储内容存储内容“0或或1”一直有效，不一直有效，不需需刷新电路刷新电路，简化了外部电路简化了外部电路微机系统与接口微机系统与接口东南大学东南大学19动态存储器动态存储器DRAM原理原理：利用电容利用电容C C存放信息存放信息0/10/1。为保持。为保持C C中中信息（电荷），故需周期性地不断充电，这信息（电荷），故需周期性地不断充电，这一

15、过程称为刷新。刷新周期通常为一过程称为刷新。刷新周期通常为2ms-8ms2ms-8ms。优点：少的优点：少的MOS管数目，管数目，从而集成度高，功耗低从而集成度高，功耗低（代价：特殊动态（不断）（代价：特殊动态（不断）刷新电路）刷新电路）-刷新电路刷新电路:片外片外/片片(模块模块)内内不同于不同于SRAMSRAM单元单元:R-S:R-S触发触发器构成器构成微机系统与接口微机系统与接口东南大学东南大学20单管动态存储电路单管动态存储电路选中（读选中（读/写）写）:行行=列列=1时时存储刷新：逐行进存储刷新：逐行进行（行选行（行选1选中：电选中：电容上的信息被送到容上的信息被送到刷新放大器上，刷

16、刷新放大器上，刷新放大器又重写新放大器又重写C，此时列选择信号总此时列选择信号总是是“0”，电容上的，电容上的信息不可能被送到信息不可能被送到数据总线上）数据总线上）(单元线单元线)(数据线数据线)存储单元存储单元 示意图示意图微机系统与接口微机系统与接口东南大学东南大学21PD424256（对比（对比P1932164A)29*29 容量容量=1Mbit=256K*4bit 2片构成片构成256KB行地址线和列地址线行地址线和列地址线分时工作分时工作，只需对外引出，只需对外引出9条地址线，条地址线，芯片内部有地址锁存器，利用多路开关，由行地址选通信号芯片内部有地址锁存器，利用多路开关，由行地址

17、选通信号RAS，把先送来的，把先送来的9位地址送至行地址锁存器；由随后出现位地址送至行地址锁存器；由随后出现的的CAS把后来送来的把后来送来的9位列地址送至列地址锁存器位列地址送至列地址锁存器微机系统与接口微机系统与接口东南大学东南大学22动态存储器动态存储器DRAMDRAM集成电路集成电路例P193 i2164A：64K*1bit 8片构成片构成64KB 64K64K位位1616位地址线位地址线复用复用A0-A7A0-A7行行(/RAS)(/RAS)*列列（/CAS)(/CAS)(！无！无/OE,/OE,由由/WE/WE信号控制读写信号控制读写)32K*4bit?片构成片构成64KB?片构成

18、片构成64K*16bit微机系统与接口微机系统与接口东南大学东南大学23DRAM地址锁存微机系统与接口微机系统与接口东南大学东南大学24DRAM芯片地址复用芯片地址复用(Multiplexing)微机系统与接口微机系统与接口东南大学东南大学25DRAM读读标准时序标准时序R:行行(RAW)地址地址C:列列(Column)地址地址微机系统与接口微机系统与接口东南大学东南大学26 高集成高集成DRAM（RAM Modules）-多片多片DRAM/SDRAM集成集成内内存条存条DIP，根据数据字长的不同，可分为：，根据数据字长的不同，可分为：SIMM（30P，8位数据，位数据，386以下的计算机使用

19、）以下的计算机使用）DIMM（72P：32位：位：486计算机）计算机）168P 64位如三星公司的位如三星公司的KMM375S1620BT 16M*72bit(64位数据线，位数据线，8位奇偶校验位位奇偶校验位)(条上包括条上包括18片片16M4位的位的SDRAM芯片及一些辅助芯片如芯片及一些辅助芯片如PLL）184P DDR微机系统与接口微机系统与接口东南大学东南大学27SIMM RAM ModuleSIMM微机系统与接口微机系统与接口东南大学东南大学28特殊特殊RAM:DP-RAMDual Port RAM(DPRAM)CY7C130/131典型双口RAM结构图双口双口RAM:用于高速用

20、于高速共享数据缓冲器系统共享数据缓冲器系统中、两个端口都可独中、两个端口都可独立读写的存储器。作立读写的存储器。作为为双双CPU系统系统的公共的公共全局存储器来使用全局存储器来使用微机系统与接口微机系统与接口东南大学东南大学29特殊特殊RAM:FIFO-RAMFIFO-RAM:先进先先进先出出存储器，有输入和存储器，有输入和输出两个相对独立的输出两个相对独立的端口，当存储器为非端口，当存储器为非满载时，输入端允许满载时，输入端允许将高速突发信息经输将高速突发信息经输入缓冲器存入存储器入缓冲器存入存储器，直到存满。只要存，直到存满。只要存储器有数据就允许最储器有数据就允许最先写入的数据依次通先写

21、入的数据依次通过缓冲器输出。过缓冲器输出。微机系统与接口微机系统与接口东南大学东南大学30特殊特殊RAM:NVRAMNVRAM：指断电后仍能保持数据的一种指断电后仍能保持数据的一种RAM 目前常见的目前常见的NVRAM1.带有备用电源的带有备用电源的SRAM（Pseudo NVRAM 6264+Battery）2.借助借助NVM（比如（比如E2PROM）存储）存储SRAM的信的信息并恢复来实现非易失性。息并恢复来实现非易失性。微机系统与接口微机系统与接口东南大学东南大学31只读存储器（只读存储器（ROM）固定程序固定程序/数据（表格等）数据（表格等）-非易失性非易失性1.掩膜掩膜ROM（Rea

22、d Only Memory）2.PROM（Programmable ROM）熔断或保留熔丝熔断或保留熔丝 3.EPROM Erasable Programmable：擦：擦抹器擦除抹器擦除4.EEPROM（Electrically Erasable Programmable ROM）。）。微机系统与接口微机系统与接口东南大学东南大学32典型典型EPROM芯片芯片Intel 27512编程电压编程电压Vpp 12.5V(14.0VMax)微机系统与接口微机系统与接口东南大学东南大学33典型典型EPROM芯片芯片Intel 2751227512引脚信号引脚信号A0A15地址地址CE片选片选/OE/

23、VPP输出允输出允许许/VppO0O7数据输出数据输出NC未用未用1024 X 64微机系统与接口微机系统与接口东南大学东南大学34例：27648K8A0-A12 13根地址线D0-D7 8根数据线CE 片选OE 输出选通PGM 编程脉冲输入Vpp 编程电源Vcc 供电电源 VPP VCC A12 PGM A7 NC A6 A8 A5 A9 A4 A11 A3 OE A2 A10 A1 CE A0 D7 D0 D6 D1 D5 D2 D4GND D31 2814 15典型典型EPROM芯片芯片Intel 2764微机系统与接口微机系统与接口东南大学东南大学35 2764方式选择CE OE PG

24、M Vpp 方式 D0-D7L L H +5 读 DoutH X X +5 维持 高阻L H L Vpp 编程 DinL L H Vpp 编程检验 DoutH X X Vpp 编程禁止 高阻其他，如：27128，27256和2764类似，只是地址线增加，使用时查手册。注：EPROM的编程电压Vpp视 产品型号有所不同，使用时查手册。典型典型EPROM芯片芯片Intel 2764微机系统与接口微机系统与接口东南大学东南大学36EEPROMn用加电方法，进行在线（无需拔下，直接在用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成）电路中）擦写（擦除和编程一次完成）n有字节擦写、

25、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法n并行并行EEPROM：多位同时进行：多位同时进行n串行串行EEPROM：只有一位数据线：只有一位数据线微机系统与接口微机系统与接口东南大学东南大学37EEPROM芯片2817A 存储容量为2K8 28个引脚：11根地址线A10A0 8根数据线I/O7I/O0 片选CE*读写OE*、WE*状态输出RDY/BUSY*NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120

26、1918171615微机系统与接口微机系统与接口东南大学东南大学38EEPROM 2817A的功能工作方式CE*OE*WE*RDY/BUSY*I/O7I/O0读出维持字节写入0100110高阻高阻0输出高阻输入微机系统与接口微机系统与接口东南大学东南大学39FLASH ROM快闪存储器（快闪存储器（FLASH memory）-大大容量，快速全擦除容量，快速全擦除NORNOR：芯片内执行，：芯片内执行，用户可以直接运行装载在NOR FLASH里面的代码，不必把代码读到系统RAM中。可减少SRAM的容量从而节约了成本。NAND:NAND:没有采取内存的随机读取技术，它的读取是以一次读取一块的形式来

27、进行的，通常是一次读取512个字节，采用这种技术的Flash比较廉价。用户不能直接运行NAND Flash上的代码，因此许多使用NAND Flash的开发板除了使用NAND Flah以外，还作上了一块小的NOR Flash来运行启动代码。微机系统与接口微机系统与接口东南大学东南大学40*存储器连接与扩充存储器连接与扩充存储器芯片选择存储器芯片选择:类型、容量、速度（类型、容量、速度（R/W）、）、CPU带载能力、功耗带载能力、功耗一、类型选择一、类型选择二、容量二、容量三、三、CPU带载能力带载能力-CPU能否带动总线上包括存储器在内的连接器件四、存取时间与时序配合四、存取时间与时序配合-CP

28、U能否与存储器的存取速度相配合五、五、MEM组织、地址分配组织、地址分配微机系统与接口微机系统与接口东南大学东南大学411、总线驱动 CPU的总线驱动能力有限 单向传送的地址和控制总线，可采用三态锁存器(如74LS373、8282等)和三态单向驱动器(如74LS244)等来加以锁存和驱动 双向传送的数据总线，可以采用三态双向驱动器(如74LS245、8286等)来加以驱动微机系统与接口微机系统与接口东南大学东南大学422、时序配合 每一种存储芯片都有自己固有的时序特性，在和CPU相连时必须处理好时序的配合问题。处理这个问题应以CPU的时序为基准，从CPU的角度提要求。分析存储器的存取速度是否满

29、足CPU总线时序的要求。例如，存储芯片读取时间应小于CPU从发出地址到要求数据稳定的时间间隔；存储芯片从片选有效到输出稳定的时间应小于系统自片选有效到CPU要求数据稳定的时间间隔。微机系统与接口微机系统与接口东南大学东南大学43 如果不能满足：考虑更换芯片 提供外部电路，以产生READY信号，迫使CPU总线周期中插入等待时钟Tw 如：2114的读取时间最大为200 ns，而CPU要求的从地址有效到数据稳定的时间间隔为150 ns，则不能使用2114，可选用比它快的芯片。如果出于价格因素，一定要用2114，则需要设计READY产生电路，以便插入Tw。2、时序配合时序配合是连接中的难点微机系统与接

30、口微机系统与接口东南大学东南大学44 内存通常分为RAM和ROM两大部分，而RAM又分为操作系统占用区和用户区。另外，目前生产的存储器芯片，单片的容量仍然是有限的，即它的寻址空间是有限的，一般要由若干芯片组成一个存储器。所以，在和CPU连接时需进行存储器的地址空间分配，即需要事先确定每个芯片(或由“l位”或“4位”芯片组 成的芯片组)所占用的地址空间。3、存储器的地址空间分配 微机系统与接口微机系统与接口东南大学东南大学45 总的原则：CPU的读写控制信号分别和存储器芯片的读写信号输入端相连。实际上，一般存储器芯片没有读输入端，是用写无效时的片选信号兼作读信号。有的存储器芯片设有输出允许(OE

31、)引脚，一般将该引脚和CPU的读信号相连，以便该片被选中且读信号有效时将片内数据输出三态门打开。对于不需要在线编程的 ROM芯片，不存在写信号的连接。4、读写控制信号的连接 微机系统与接口微机系统与接口东南大学东南大学46 总的原则是：如果选用芯片的芯片字和所要设计的存储器的读写宽度相同，则直接将它的数据线分别和CPU的数据线相连；如果芯片字的位数小于所要设计的存储器的读写宽度，则需进行“位扩展”，即用几片组合在一起，使它们的芯片字位数的总和等于存储器的读写宽度，将它们的数据线分别和CPU的数据线按对应关系相连。以8位CPU配8位宽度的存储器为例。若选用“8位”存储芯片，则将它的8根数据线分别

32、和CPU的8根数据线相连即可；而选用芯片字不足8位的存储芯片，则需要用几片(“1位”芯片需8片，“4位”位芯片需2片)才能构成一个8位宽度的存储器，这时，需将这些芯片的数据线按位的对应关系分别和 CPU的8根数据线相连。有些存储芯片，数据的输入和输出分别缓冲，一位数据设置DIN和DOUT两个数据线引脚。对于这种芯片，需将一位的DIN和DOUT引脚连起来，再和CPU的一根数据线相连。5、数据线的连接 微机系统与接口微机系统与接口东南大学东南大学47处理器系统与存储器连接处理器系统与存储器连接 6264(例例)D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高

33、位地址信号址信号D0D7 MPU系统系统Memory片内译码片外译码微机系统与接口微机系统与接口东南大学东南大学48典型典型EPROM芯片芯片Intel 27512引脚信号：引脚信号：16位地址位地址 A0A158位数据输出位数据输出 I/O0I/O7CE片选片选CPU 20位地址线：位地址线：1M地址地址存储器存储器16位地址线位地址线:64K地址地址高高4位地址如何连接？位地址如何连接？6地址线的连接及存储芯片片选信号的产生地址线的连接及存储芯片片选信号的产生?微机系统与接口微机系统与接口东南大学东南大学49微机系统与接口微机系统与接口东南大学东南大学50存储器典型连接存储器典型连接片选片

34、选/CS的逻辑电路产生的逻辑电路产生：译码器译码器74LS138 8选选1/139 双双4选选1等等片内译码电路片内译码电路 A0AX的产生（的产生（CPU）-保保证单元译码证单元译码片选片选CS的产生的产生：A19-AX+1 全译码全译码/部分译码部分译码/线译码线译码微机系统与接口微机系统与接口东南大学东南大学51 地址两级译码地址两级译码四片四片8K*8 组成组成32K*8 (32KB)存储器存储器 8KB(2)CS 8KB(1)CS 8KB(4)CS 2-4译码器译码器A0A12A13A14Y0Y1Y3微机系统与接口微机系统与接口东南大学东南大学52典型译码电路：典型译码电路：74LS

35、138译码器功能表译码器功能表74LS1383-8译码器译码器A Y0B Y1C Y2 Y3 G1 Y4 G2A Y5G2B Y6 Y7 使使能能输输入入选选择择输输入入G1G2A G2BCBAY0 Y7 输输出出100000Y0=0，其其余余为为1100001Y1=0，其其余余为为1100010Y2=0，其其余余为为1100011Y3=0，其其余余为为1100100Y4=0，其其余余为为1100101Y5=0，其其余余为为1100110Y6=0，其其余余为为1100111Y7=0，其其余余为为10全全部部为为11全全部部为为11全全部部为为1微机系统与接口微机系统与接口东南大学东南大学53三

36、种译码方式三种译码方式全译码法全译码法 片内寻址未用的全部高位地址线都参加译片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。全译码的优点是每个码，译码输出作为片选信号。全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比较复杂。的。缺点是译码电路比较复杂。部分译码部分译码 用片内寻址外的高位地址的一部分译码产用片内寻址外的高位地址的一部分译码产生片选信号。生片选信号。部分译码较全译码简单，但存在地部分译码较全译码简单，但存在地址重叠区。址重叠区。线选法线选法 高位地址线不经过译码，直接（或经反相器）高位地址

37、线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。分别接各存储器芯片的片选端来区别各芯片的地址。(软件上必须保证这些片选线每次寻址时只能有一位软件上必须保证这些片选线每次寻址时只能有一位有效有效)微机系统与接口微机系统与接口东南大学东南大学54全全(局局)译码译码A19-A130000 0000000 0010000 0100000 011A12-A0 0 0000 0000 0000 1 1111 1111 1111CS1:00000-01FFFH微机系统与接口微机系统与接口东南大学东南大学55部分部分(局部）译码局部）译码A19-A130 x00 0000 x0

38、0 0010 x00 0100 x00 011A12-A0 0 0000 0000 0000 1 1111 1111 1111CS1:00000-01FFFH重叠重叠：40000-41FFFH微机系统与接口微机系统与接口东南大学东南大学56线选法译码线选法译码 A13=1 选中(1)00010000000000000-00011111111111111 A14=1 选中(2)00100000000000000-00101111111111111（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0A12线选结构示意图线选结构示意图0200003FF

39、FH0400005FFFH微机系统与接口微机系统与接口东南大学东南大学57线选法译码线选法译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费 必然会出现地址重复微机系统与接口微机系统与接口东南大学东南大学58存储器连接举例存储器连接举例(P214):读图读图8输入与非门输入与非门1010 00001111 1111微机系统与接口微机系统与接口东南大学东南大学59存储器连接存储器连接读图读图/设计设计74LS30为为8输入与非门输入与非门6116:A0A10(2K)地址：地址：1010 0000 X000 0000 0000 1010 0000

40、 X111 1111 1111A0000A07FFH（地址重叠区：（地址重叠区：A0800A0FFFH：原因：原因A11未参加译码）。未参加译码）。译码器低电平有效时译码器低电平有效时与逻辑（与逻辑（1）：）：y=A19&(!A18)&A17&(!A16)&(!A15)&(!A14)&(!A13)&(!A12)(无无A11)微机系统与接口微机系统与接口东南大学东南大学601.给定芯片容量和规格，在规定的地址范围（地址总给定芯片容量和规格，在规定的地址范围（地址总线信号线信号AB）,设计出正确的译码电路；设计出正确的译码电路；2.给定电路原理图，读懂电路原理，写出芯片译码信号给定电路原理图，读懂

41、电路原理，写出芯片译码信号（地址范围）（地址范围）关键关键：根据容量确定片内译码所需地址线（：根据容量确定片内译码所需地址线（A0-Ax);根根据高位地址写出译码电路的逻辑关系或列表：据高位地址写出译码电路的逻辑关系或列表：存储器连接要求存储器连接要求y=!(A19&(!A18)A17&(!A16)&(!A15)&(!A14)&(!A13)&(!A12)&(!A11)（与逻辑）（与逻辑）其他重要问题其他重要问题时序配合时序配合:参考技术手册参考技术手册地址：地址：1010 0000 0 000 0000 0000 A0000H 或或 A0800H 到到 1010 0000 0 111 1111

42、 1111 A07FFH 或或 A0FFFH（地址有重叠（地址有重叠,原因原因A11未参加译码，未参加译码，x=0或或=1对应相同地址）。对应相同地址）。6116(2K):A0A10;要求要求A0000A07FFH微机系统与接口微机系统与接口东南大学东南大学61 CPU与存储器连接举例与存储器连接举例三总线连接三总线连接 静态RAM芯片具有1位，4位，8位结构，容量不等，一般与8位数据线连接时，应在字向和位向两方面扩展，一般字向采用地址串联满足容量要求，位向采用位并联满足位数要求。微机系统与接口微机系统与接口东南大学东南大学62位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D

43、4A9A02114（2）A9A0I/O4I/O1CECE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组”微机系统与接口微机系统与接口东南大学东南大学63 例1：某16位AB系统，扩展4KB RAM，使用2114 1K4芯片，允许地址重叠。位扩展位并联。用2片2114构成1K8，1片接DB的低4位D0D3，另一片接D4D7。字扩展地址串联，用8片2114构成4K8。低10位地址接2114的A9-A0,实现片内1K字节单元寻址。允许重叠，使用部分译码，选A12-A10参入译码。选译码器的Y0-Y3作片选(Yi应同接两片CS）

44、。将存储器写信号MEMW接2114的写控制端WE(高电平为读）。总容量单片容量片数4K81K48片微机系统与接口微机系统与接口东南大学东南大学64微机系统与接口微机系统与接口东南大学东南大学65 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1A0 X X X 0 0 0 0 0 0 0 0 0 0 0 0 0 X X X 0 0 0 1 1 1 1 1 1 1 1 1 1 X X X 0 0 1 0 0 0 0 0 0 0 0 0 0 X X X 0 0 1 1 1 1 1 1 1 1 1 1 1 X X X 0 1 0 0 0 0 0 0

45、 0 0 0 0 0 X X X 0 1 0 1 1 1 1 1 1 1 1 1 1 X X X 0 1 1 0 0 0 0 0 0 0 0 0 0 X X X 0 1 1 1 1 1 1 1 1 1 1 1 1 地址有重叠，如高三位为 001111时：2000H-E3FFH为1#,2#重叠地址。0000H-03FFH1#,2#地址0400H-07FFH3#,4#地址0800H-0BFFH5#,6#地址0C00H-0FFFH7#,8#地址地址分配：12345678微机系统与接口微机系统与接口东南大学东南大学66 例2、某16位AB微机系统，扩展8KB ROM和4KB RAM，ROM用2732（

46、4K8），RAM用6116（2K8），使用地址为00002FFFH，要求地址唯一。由单片容量和结构可知用2片2732，2片6116形成8K ROM，和4K RAM。地址线低12位A11-A02732的地址端，低11位A10-A06116的地址端。一般选择高位作控制，低位作译码输入。如A15138 的G2A,对A14A13A12进行译码，每条输出线寻址4K，用Y01#2732,Y12#2732,地址唯一，需用A11与Y2进行二次译码，以选择6116。8位数据线直接相连。4片存储器的OE均接存储器读控制MEMR,2片6116的WE接MEMW。微机系统与接口微机系统与接口东南大学东南大学67微机系统

47、与接口微机系统与接口东南大学东南大学68地址分配：A15A14A13 A12A11A10A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1

48、 1 1 1 1 1 1 1 1 1 10000H0FFFH1#；1000H1FFFH2#；2000H27FFH3#；2800H2FFFH4#.1#ROM2#ROM3#RAM4#RAM微机系统与接口微机系统与接口东南大学东南大学69 例3、为8088系统扩展16KB ROM和8KB RAM，ROM用2764（8K8），RAM用6264（8K8），其地址范围为FA000HFFFFFH,用138译码，要求地址唯一，且地址连续（设CPU系统提供MEMRMEMW信号）。地址分析：因为2138K，所以片内寻址为A12-A0,对A19A13译码。将FA000HFFFFFH地址分成三个8K，以 寻找规律。微

49、机系统与接口微机系统与接口东南大学东南大学70FA000H 1111 1010 0000 0000 0000(第一个8K RAM）FBFFFH1111 1011 1111 1111 1111(第一个8K RAM)FC000H 1111 1100 0000 0000 0000(第二个8K ROM）FDFFFH1111 1101 1111 1111 1111(第二个8K ROM）FE000H 1111 1110 0000 0000 0000(第三个8K ROM）FFFFFH1111 1111 1111 1111 1111(第三个8K ROM）A19 A15 A11 A7 A3 A0 高4位A19-

50、A161111固定不变,A15 A14 A13=111 110 101所以 对此三位译码，选Y7作为一片ROM的片选，选Y6作为第二片ROM的片选，选Y5作RAM的片选即可。微机系统与接口微机系统与接口东南大学东南大学71微机系统与接口微机系统与接口东南大学东南大学72IBM PC/XT中的存储器中的存储器8088 20位位AB,寻址寻址1M(00000-0FFFFFH)前前640KB主存储器主存储器RAM（0-9FFFFH);后后384KB内存保留区。其中：内存保留区。其中：0A0000H0BFFFFH，128K，显示，显示RAM，保留给，保留给 显卡用显卡用 0C0000H0EFFFFH，

51、192KB，控制，控制ROM 0F0000H0FFFFFH，64KB，系统，系统ROM(BIOS,BASIC等冷热启动、自检、等冷热启动、自检、I/O驱动、驱动、DOS引导、引导、中断管理中断管理)。微机系统与接口微机系统与接口东南大学东南大学73 RAM 640KB 保留 128KB ROM 256KB 00000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F6000H FFFFFH 系统板上 RAM 256KB I/O 通道中的 扩展 RAM 384KB 保留的 RAM 128KB 扩展 ROM 198BK 16KB 基本 ROM40KB 192KB IBM

52、PC/XT中的存储器分配中的存储器分配 含含0000:03FFH中断矢量中断矢量0F0000H0FFFFFH 64KB系统系统ROM(BIOS,BASIC等冷热启动、自检、等冷热启动、自检、I/O驱动、驱动、DOS引导、中断管理引导、中断管理)单色显示缓冲区单色显示缓冲区4K=B0000B0FFFH，彩色显示缓冲区彩色显示缓冲区16K：B8000BBFFFH控制控制ROM高分辨率显卡适配器控高分辨率显卡适配器控制制C0000C7FFFH硬 盘 适 配 器 控 制硬 盘 适 配 器 控 制C80000CBFFFH加载程序加载程序/数据数据用户扩展区用户扩展区E0000EFFFFH微机系统与接口微

53、机系统与接口东南大学东南大学74CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）高级微机系统：存储器的管理高级微机系统：存储器的管理 微机系统与接口微机系统与接口东南大学东南大学75高级微机系统：存储器的管理高级微机系统：存储器的管理 多级存储器（高速缓存多级存储器（高速缓存Cache)当当CPU进行第一次访问时，也把数据存到高速缓存区。进行第一次访问时，也把数据存到高速缓存区。之后，当之后，当CPU再次访问这一区域时，再次访问这一区域时，CPU就可以直接就可以直接访问高速缓存区，而不需要再去访问低速主存储器。访问高速缓存区，而不需要再去访问低速主存储器。由于高速缓存器容量远小

54、于低速大容量主存储器，所由于高速缓存器容量远小于低速大容量主存储器，所以它不可能包含后者的所有信息。高速缓存器设计的以它不可能包含后者的所有信息。高速缓存器设计的目标就是使目标就是使CPU访问尽可能在高速缓存器中进行。访问尽可能在高速缓存器中进行。MPU:片内一级片内一级Cache16KB板上二级板上二级Cache内存模块内存模块微机系统与接口微机系统与接口东南大学东南大学76高级微机系统：存储器的管理高级微机系统：存储器的管理 1 1实地址方式实地址方式 实地址方式是实地址方式是80X8680X86/Pentium8048680486最基最基本的工作方式，寻址范围只能在本的工作方式，寻址范围

55、只能在1MB1MB范围内，故不范围内，故不能管理和使用扩展存储器。它在复位时，启动地能管理和使用扩展存储器。它在复位时，启动地址为址为FFFF0HFFFF0H，在此安装一个跳转指令，进入上电，在此安装一个跳转指令，进入上电自检和自举程序。自检和自举程序。系统自检、硬件资源管理系统自检、硬件资源管理微机系统与接口微机系统与接口东南大学东南大学77高级微机系统：存储器的管理高级微机系统：存储器的管理 2 2虚地址保护方式虚地址保护方式（1 1）存储器管理机制：）存储器管理机制：8038680386先使用段机制，把先使用段机制，把包含两个部分的虚拟地址空间转化为一个中间地包含两个部分的虚拟地址空间转

56、化为一个中间地址空间的地址，然后再用分页机制把线性地址转址空间的地址，然后再用分页机制把线性地址转化为物理地址化为物理地址（2 2）分段分页机制：使所管理的存储器块具有固）分段分页机制：使所管理的存储器块具有固定的大小它把线性地址空间中的任一页映射到物定的大小它把线性地址空间中的任一页映射到物理空间的一页。理空间的一页。扩大存储空间扩大存储空间:虚拟存储器虚拟存储器(大容量的大容量的快速硬盘存储器或光盘支持快速硬盘存储器或光盘支持)。微机系统与接口微机系统与接口东南大学东南大学78 虚拟存储器实际上是虚拟存储器实际上是由磁盘等外存储器由磁盘等外存储器的支持的支持来实现的，来实现的，即由操作系统

57、把磁盘即由操作系统把磁盘存储器当主存来使用，以扩大内存存储器当主存来使用，以扩大内存。访问虚拟存储器的地址称为虚拟地址。访问虚拟存储器的地址称为虚拟地址。虚拟存储伴随磁盘与存储器之间来回交虚拟存储伴随磁盘与存储器之间来回交换数据，从而降低速度。因此换数据，从而降低速度。因此虚拟存储虚拟存储对多个用户对多个用户系统是有效的，但对要求适系统是有效的，但对要求适时处理的时处理的实时系统就不太适用实时系统就不太适用。实际上实际上286286以上微机有两种运行方式以上微机有两种运行方式实地址实地址方式和虚地址保护方式；复位自动进入实地址方式和虚地址保护方式；复位自动进入实地址方式，相当于一个快速的方式，

58、相当于一个快速的80868086。高级微机系统：存储器的管理高级微机系统：存储器的管理 微机系统与接口微机系统与接口东南大学东南大学79高级微机系统：存储器的管理高级微机系统：存储器的管理 2 2虚地址保护方式虚地址保护方式（3）保护：任务内保护，保护操作系）保护：任务内保护，保护操作系统的存储段和其专用处理寄存器不被应统的存储段和其专用处理寄存器不被应用程序所破坏；为每一个任务分配不同用程序所破坏；为每一个任务分配不同的虚地址空间，从而使不同任务之间完的虚地址空间，从而使不同任务之间完全隔离，实现任务的保护。全隔离，实现任务的保护。微机系统与接口微机系统与接口东南大学东南大学80高级微机系统

59、：存储器的管理高级微机系统：存储器的管理 3虚拟虚拟8086方式方式 支持存储管理、保护及多任务环境中执行支持存储管理、保护及多任务环境中执行8086程序，创建一个在虚拟程序，创建一个在虚拟8086方式下执行方式下执行8086程序的程序的任务，可以使任务，可以使CPU同时执行三种任务：以同时执行三种任务：以32位虚地位虚地址保护方式执行第一个任务的址保护方式执行第一个任务的80386程序；以程序；以16位虚位虚地址保护方式执行第二个任务的地址保护方式执行第二个任务的80286程序；以虚拟程序；以虚拟8086方式执行第三个任务的方式执行第三个任务的8086程序。程序。支持多用户、多任务运行环境支持多用户、多任务运行环境