3篇5章习题解答

《3篇5章习题解答》由会员分享，可在线阅读，更多相关《3篇5章习题解答（30页珍藏版）》请在装配图网上搜索。

1、第三篇 第5章习题题3.5.1 由或非门构成的基本RS触器如图题3.5.1所示,已知输入信号A、B的波形，试画出触发器输出端的波形,并说明基本RS触发器对输入信号约束的必要性。（假定触发器的初始状态为“0”） 图题 3.5.1 解：因为对或非门讲，当RD、SD都为0时，原状态不会改变，而RD和SD都是高电平时，强制为低电平，只有在RD和SD都为高电平同时变为低电平时，的状态难以确定（即，哪一个为高电平无法明确决定，但是一高一个低的状态是稳定的）。根据提供的波形图，画出，的波形如图所示。 题3.5.2 图题3.5.2是应用基本RS触发器消除机械弹跳的逻辑电路，试说明其工作原理并体会触发器的保持功

2、能。 图题 3.5.2解：由基本RS触发器构成消除机械弹跳时的原理可以用波形加以说明。当机械开关S从上端打到下端时，触点已离开了上端，但下端有一个接触和非接触的过程，决定于触点的弹性好坏。波形说明开关离开上端，在下端弹跳几下的情况。由于，触发器的输出处于保持功能。所以虽然机械开关有弹跳，但触发器的输出状态是稳定的。题3.5.3 在钟控（电平控制）RS触发器（教材图3.5.5（a）所示）中，S、R、CP端加入如图题3.5.3所示波形，试画出Q端的波形（设初态为“0”）。 图题 3.5.3解：在钟控RS触发器（即同步RS）中，在R=S=1时，而如若RS同时变为“0”后，的状态将不能确定，现在RS同

3、时为1后不同时为“0”，所以有如下波形。题3.5.4 试写出图题3.5.4各触发器的次态逻辑函数表达式。图题 3.5.4解：(a)电路：；(b)电路：；(c)电路：；(d)电路：；题3.5.5 试写出图题3.5.5各触发器的次态逻辑函数表达式。 (a) (b) (c) (d)图题3.5.5解：(a)电路：(b)电路：(c)电路：(d)电路：题3.5.6 根据图题3.5.6所示电路及A、B、C波形，画出触发器Q端的波形。（设触发触器初态为“0”）。图题 3.5.6解：如果，则是一个计数触发器（翻转触发器），加了异或门后，只有当异或门输出高电平时，才满足，所以画出的波形图如图所示。题3.5.7 设

4、图题3.5.7中各个边沿触发器初始状态皆为“0”状态，试画出连续六个时钟周期作用下，各触发器Q端的波形。图题 3.5.7解：F1是D触发器，上升沿触发，其波形为 F2是D触发器接成的计数触发器，下降沿触发，所以有波形为：F3是D触发器，上升沿触发，其波形为：F4是JK触发器，下降沿触发，由于JK=1，所以是计数触发器，其波形为：F5是JK触发器，下降沿触发，由于J=Q、K=，所以是触发器，其波形为： F6是JK触发器，下降沿触发，由于J=“1”、K=，所以触发器翻转成“1”态后，一直保持在“1”态，其波形为：F7是JK触发器，下降沿触发，由于J=“Q”、K=“1”，所以触发器翻转成“1”态后，

5、一直保持在“1”态，其波形为：F8是JK触发器，下降沿触发，由于J=“”、K=“1”，所以触发器工作在计数型，即来一个CP脉冲就翻转一次，其波形为：图3.5.8 由负边沿JK触发器组成的电路及其CP、J端输入波形如图题3.5.8 所示，试画出Q端的波形（设初态为“0”）。图题 3.5.8解：该题注意到R复位端的作用后，画出的波形如图所示：题3.5.9 图题3.5.9所示电路为CMOS JK 触发器构成的双相时钟电路， 试画出电路在CP作用下，QA和QB的波形（设初态Q为“0”态）。图题3.5.9解：JK触发器本身接成了计数型触发器，所以只要先画出的波形，就不难画出的波形了。其波形如图所示。CP

6、 题3.5.10 由维阻D触发器和边沿JK触发器组成的电路如图题3.5.10（a）所示，各输入端波形如图（b）。当各触发器的初态为“0”时，试画出Q1和Q2端的波形，并说明此电路的功能。（a） （b）图题 3.5.10解：该题由二种功能和二种边沿的触发器组成，要注意复位端的作用。其波形如图所示。 电路是一个单脉冲触发器，即只要B触发一次，才输出一个B周期的脉宽脉冲。题3.5.11 图题3.5.11所示电路为由CMOS D触发器构成的三分之二分频电路（即在A端每输入三个脉冲，在Z端就输出二个脉冲），试画出电路在CP脉冲作用下，Q1、Q2、Z各点波形。设初态Q1=Q2=“0”。图题 3.5.11解

7、：这是一个分频电路，其波形为： 题3.5.12 试用一个CMOS D触发器，一个“与”门及二个“或非”门构成一个JK触发器。解： 这是将D功能触发器转换为JK功能触发器的一个功能转换电路，转换的的基本思路如图所示： 因为D触发器的特性方程为：,而触发器的特性方程为 所以，所以电路为： 题3.5.13 由负边沿JK触发器组成的电路及CP、A的波形如图题3.5.13所示，试画出QA和QB的波形。设QA的初始状态为“0”。图题3.5.13解：在画该电路的波形时，注意有二个复位信号，其它按JK触发器的功能画即可。CP 题3.5.14 由维阻D触发器和负边沿JK触发器构成的电路及CP、和的波形如图题2.

8、4.14所示，试画出Q1和Q2的波形。 图题 3.5.14解：该题请注意维阻D是上升沿触发，而JK触发器是下降沿触发后画出的波形如下：CPDQ1Q2 题3.5.15 图题3.5.15给出了JK触发器和门电路构成的串行数据比较器（输入为两路串行数据Ai和Bi，输出为比较结果），清零后送入数据进行比较。试分析后在Z1、Z2、Z3输出端标明三种比较结果（AB或AB或A和B相等（A=B）。并填写题表3.5.15真值表的输出栏。图题 3.5.15题表2.5.15真值表清 除输 入输 出（ ）（ ）（ ）0100101110111解：清 除输 入输 出CrAiBiZ1(AB)Z2(AB)Z3(A=B)00

9、0110000保持10101011010011100保持题3.5.16 试绘画出D触发器、JK触发器、T触发器的状态转换图（也称状态转移图）；解：D触发器具有二个逻辑功能，即置“0”，和置“1”。 其状态转换图为：JK触发器具有4种功能，置“0”、置“1”、保持和翻转，其状态转换图为：T触发器具有2种功能，保持和翻转功能，其状态转换图为：题3.5.17试回答触发器相关的概念:（1）决定初态的直接置“0”（置“1”）与电平或边沿触发器的置“0”（置“1”）功能有什么区别？直接置“0”（置“1”）主要应用在哪些场合？（2）为什么直接置“0”（置“1”）又称作异步置“0”（置“1”）？（3）基本RS

10、触发器、电平触发器和边沿触发器中，哪种触发器的抗干扰能力最强？（4）请解释边沿触发器中驱动输入端的建立时间。（5）触发器的逻辑功能有哪几种描述方法?（6）触发器输入端和输出端的电气特性与同样工艺的门电路的电气特性是否一致？解：（1）直接置“0”（置“1”）是利用这二端的电平，直接把触发器置成“0”状态或是“1”态，它用于需要决定初始状态的场合。而置“0”和置“1”功能是通过时钟脉冲（有电平、也有边沿）控制将触发器数据输入端的数据（“0”或“1”）打入触发器中。它用在存储数据场合。（2）因直接置“0”和置“1”是直接由和这两端实现，不需要CP脉冲，所以称异步。而通过CP脉冲控制将数据端数据存入触

11、发器，则该数据端称为同步输入端，以示区别。（3）基本RS触发器只由两个与非门或两个或非门输入/输出交叉连接实现功能，有干扰时可能直接改变触发器的状态；而电平触发器将在控制时钟CP的低电平或者高电平期间，都将接收数据端的数据，从而抗干扰能力也差。边沿触发器只有在时钟脉冲的上升沿和下降边沿的极短时间内接收数据端的数据，其它时间将数据端封锁，所以抗干扰能力极强，状态翻转可靠，目前的产品都属这一类。（4）边沿触发器虽然在上升沿或下降边沿接收数据，并完成翻转，但数据必须在边沿到达前有效，（如上升沿触发时，数据必须比上升沿早到的最短时间，这时间由组成触发器的电路结构决定）。（5）触发器的逻辑功能描述有：真

12、值表描述、次态逻辑函数描述、状态转换图描述、卡诺图描述、时序图描述等几种。（6）触发器由各种逻辑门电路组成，因此其输入和输出电气特性应该和同一工艺的门电路一样。题3.5.18 简述同步和异步时序逻辑电路的一般分析方法。解：分析一个时序逻辑电路，其目的是分析电路的逻辑功能，其方法通常为：写出各个触发器的驱动方程、特性方程和输出方程，将驱动方程代入特性方程求出状态方程，然后依次设定触发器的初始状态，求出次态和电路输出状态。画出状态转换图和列出状态转换真直表，最后得出电路的功能结论。题3.5.19 解释时序逻辑电路的自启动概念。解决自启动主要有哪几种方法，各有什么优缺点？解：时序电路的自启动是指：当

13、电路状态进入该电路可能有的状态中的任何一个状态时，在时钟脉冲CP的作用下，电路都会进入主循环状态，进而一直在主循环状态下工作。解决自启动的主要方法有：（1）用直接置位和复位端将状态不在主循环的状态置成主循环中的一个状态，进而在主循环中工作。这种情况只有在无效态比较少的情况下适用，它简单。（2）重新设计，将无效态在设计时就规定进入主循环中有效态，这样可以规定无效态进入有效循环的路径，但线路比较复杂，它适用于无效状比较多的情况下。题3.5.20 已知某同步时序电路如图题3.5.20所示，试问：图题 3.5.20（1）计数器的模是多少?采用什么编码方式进行计数?（2）电路能否自启动？（3）若计数脉冲

14、频率fCP为700Hz时，从Q2端、Q0端输出时的频率各为多少? （4）试用Multisim软件绘出6个CP脉冲作用下CP、Q0、Q1、Q2波形图。 解：要回答上述问题，应该对电路进行分析。分析计数器电路有多种方法，列表法：以CP为顺序，依次列出触发器的初态、输入，和次态，可以得出结论。但在异步计数器时，要注意有无CP 脉冲。写出各触发器的状态方程，依次设定初态，用计算方法求得次态，得出结论。同样注意状方程有效必须有CP脉冲。写出各触发器的状态方程后，用填卡诺图的方法，得出结论。下面用写出各触发器状态方程后，依次设定初态计算法为例：(a) 是一个同步计数器，各触发器驱动方程 触发器驱动方程代入

15、各自的特性方程求得状态方程：依次设定初态，计算出次态如下：初态设定从开始，001010011100001010， 000，000有状态转换图为： 所以，电路的模是M4（4进 制加法计数器），采用余1码进行计数， 四分频后，最高位的输出频率为7004175Hz，电路能自启动。10CP的波形图如下： 题2.4.21 已知某异步时序电路如图题3.5.21所示，试问：图题 3.5.21（1）计数器的模是多少?采用什么编码进行计数?（2）电路能否自启动？（3）若计数脉冲频率fCP为700Hz时，从Q2端输出时的频率为多少? （4）试用Multisim软件绘出7个CP脉冲作用下CP、Q0、Q1、Q2波形图

16、。解：电路是一个异步计数器，写出状态方程的方法同上题，但每个状态方程后面要带CP方程，该状态方程才有效。各级触发器的状态方程为：依次设定初态后，计算求得结果如下：可见，电路的模为M7，采用421编码进行计数， 能自启动，最高位的输出频率为7007100Hz。题3.5.22 最大长度移位寄存器型计数器电路如图题3.5.22所示，试：（1）画出电路的状态转移图，分析电路的最大循环长度；（2）假定最长循环是主循环，分析电路能否自启动。图题 3.5.22解：这是一个移位寄存器式的计数器，FF2位的D输入由决定，而状态的移位为右移式，所以有状态转换图为： 从电路结构知，电路是一个移位寄存器，内部电路不能

17、改变，只能通过串行右移输入端状态来改变，所以最大长度由异或反馈逻辑决定。电路不能自启动。题3.5.23 图题3.5.23是扭环形计数器，试根据电路特点分析其工作原理，并画出状态转移图。分析电路能否自启动，并得出该计数器的优缺点。图题 3.5.23解：电路从最低位的连接到最高位的1D2输入，组成扭环形计数器，所以状态转换图非常好画。 电路不能自启动，优点是电路连接简单，有效计数状态为2n(n是计数器中触发器的位数)。题3.5.24 用JK触发器和与非门设计一个余3码编码的同步十进制加法计数器。解：余3码的十进制加法的状态转换图为： 所以，可以直接画计数状态转换表：现 态次 态各JK状态00110

18、1000 X1 XX 1X 1010001010 XX 00 X1 X010101100 XX 01 XX 1011001110 XX 0X 01 X011110001 XX 1X 1X 110001001X 00 X0 X1 X10011010X 00 X1 XX 110101011X 00 XX 01 X10111100X 01 XX 1X 111000011X 1X 11 X1 X用卡诺言图化简得到各JK端的函数关系式： ； ；据此画出的电路图为：题3.5.25 三相步进马达对电脉冲的要求如图题3.5.25所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0

19、、Y1、Y2绕组按A 、C、B的信号顺序通电（三相电平关系如图题3.5.25所示）。同时任何时候均不允许三相绕组出现同时通电或同时断电情况。试用JK触发器设计控制步进马达正反转的三相脉冲分配电路。 图题 3.5.25解：根据已知的波形图，这是一个三相脉冲六个节拍波形，在令X=1正转，X=0反转时，其状态转的图为：X=1正转时状态图100110010 101001011X=0反转时的状态图100101001 110010011代表三相电脉冲A(Y0),B(Y1),C(Y2)需要三个JK触发器驱动，三相电脉冲ABC用表示后，列出真值表如下：控制状态与初态次 态各JK端状态 0 1 0 01 0 1

20、 00 1 0 1 0 10 0 1 10 00 0 0 10 1 10 1 00 0 1 10 1 00 0 10 0 1 01 1 01 00 0 1 1 01 0 0 0 10 1 1 0 01 1 0 01 0 1 1 1 00 1 0 1 00 1 0 1 00 1 10 01 1 0 1 10 0 10 1 01 0 0 11 0 11 0 01 1 0 11 0 0 00 1用卡诺图化简后得：同理：同理：当三相线圈不允许同时为0，或为1时，用、进行处理。则当出现000或111时，利用,置成100状态。所以电路如图所示：图中不允许出现的状态置成100部分电路图没有画出来。用D触发器

21、时，三个驱动方程为： 不允许出现000和111状态用置“0”置“1”处理，即： 题3.5.26 TTL逻辑电路组成的同步时序电路如图题3.5.26所示。1. 试分析图中虚线框内电路，画出Q1、Q2、Q3波形，并说明虚线框内电路的逻辑功能。2. 若把电路中的Z输出和各触发器的置零端连接在一起，试说明当X1X2X3 为110时，整个电路的逻辑功能是什么？图题 3.5.26解： 1.每级触发器的状态方程经分析后，其状态转换图为：电路是一个同步五进制可以自启动的加法计数器（未画出无效态）。其波形图为：2.,当时，,当出现011状态时，使计数器的状态清0，故此种情况下，整个电路功能为一个三进制加法计数器

22、。题3.5.27 电路如图题3.5.27所示。1. 令触发器的初始状态为Q3Q2Q1=001，请指出计数器的模，并画出状态转移图和电路工作的时序图。2. 若在使用过程中触发器F2损坏，想用一个负边沿D功能触发器代替，问电路应作如何修改，才能实现原电路的功能。请画出修改后的电路图。（可只画修改部分的电路）图题 3.5.27解： 1 写出各级触发器的状态方程如下：依次设定初态，代入状态方程计算后得到状态转换图为()： 其状态转换图为： 时序图为： 可见，计数器的模为5。2用D触发器时，为保持功能相同，则F2的现次态状态转换应该不变，从而得到D2端的输入状态要求表，从而求出D2的驱动方程D20 0

23、01 1 11由卡诺图化简后得：0 0 10 1 010 1 01 0 100 1 10 0 101 0 00 1 111 0 11 1 011 1 00 1 111 1 10 1 1 1 修改后部分的电路图如下： 题3.5.28 用JK触发器和与非门设计一个“110”序列脉冲检测器。解：题3.5.29 用JK触发器和与非门设计一个“01111001”序列脉冲发生器。题3.5.30 简述同步时序逻辑电路的一般设计过程。解：同步时序电路的设计，一般要经过以下步骤： 分析题意，确定所需的状态数和触发器个数； 根据题意，画出功能要求的原始状态转换图； 进行状态化简，（状态合并，二个以上状态在输入相同

24、，输出也相同，而转向的次态也相同时，称为二个状态等价，可以合并成为一个状态），状态数越少电路一般越简； 状态分配（也称状态编码用二进制代码代替）； 画出现次态状态转换和该转换对各触发器激励端的状态要求、输出表； 求出各触发器激励端和电路输出的函数（通常用卡诺图求解，并且把不出现的变量组合都当作约束项处理）； 根据所求的逻辑函数，画出完整的电路图； 校验能否自启动，不能时要进行重新设计；题3.5.31 三位扭环形计数器如图题3.5.31所示，要求只修改触发器FF2的输入端D的逻辑函数关系，就能使电路实现模8计数。请求出能实现模8计数时的1D2函数。图题 3.5.31解：由于电路结构是移位寄存器结

25、构，内部已是右移方式，所以只要右移输入端1D2（即FF2的输入）能改变状态即可，因此列出能自启动时的状态转换真值表如下：计数器原状态要求计数器次态右移输入1D200010011000100010101110111011101111111011001100100010000用卡诺图化简后，得到1D2的逻辑函数： 实现的电路为：另外，可以根据下面的状态转换设计： 题3.5.32 某自动售货机有一个输入槽可接收五角和一元硬币，一个输出槽找多余硬币，一个输出口可输出1.5元的专用商品。当按下确定键时，决定是否输出商品或找零。试设计该控制器的逻辑电路。解：设一元和五角的硬币分别为A、B，投入一元A=1，

26、不投时A=0；投入五角时B=1，不投时B=0。找另和输出专用商品用Y和Z表示，Y=1表示找另，Z=1时表示输出专用商品。根据题意决定该电路所需的状态数：S0初始状态，无钱投入；S1投入五角后的状态；S2投入一元（二2个五角）后的状态；投入一元五角以后的状态返回S0，同时给出专用商品Y=1，不找钱Z=0；投入二元硬币后，给出专用商品的同时，找回五角钱，即Y=1，Z=1；根据题意画出状态转换图： 进行状态编码，将S0用00、S1用01、S2用10代码表示后的状态转换图如下：列出选用D触发器实现时的状态转换表为：卡诺图化简后得到的四个逻辑函数 电路图如图所示：题3.5.33 试用D功能和JK功能触发

27、器分别设计一个按421编码计数的同步六进制加法和同步六进制减法计数器。421编码的六进制加法和减法时的状态转移图如题图3.5.33所示。000001010011100101000000101100011010001000421编码六进制加法计数状态转移图421编码六进制减法计数状态转移图题图3.5.33解：用D触发器设计421编码的同步六进制加法计数器如下：列状态转换真值表。 现 态次 态触发器输入状态000001001001010010010011011011100100100101101101000000 用卡诺图求D2、D1、D0三个逻辑函数得：得到三个逻辑表达式，据此画出的电路如图所示： 用JK触发器设计421编码的六进制减法计数器如下：列状态转换表：现 态次 态触发器输入状态0001011 X0 X1 X101100X 10 XX 1100011X 01 X1 X0110100 XX 0X 10100010 XX 11 X0010000 X0 XX 1画中卡诺图求JK的函数得： 193