计算机组成原理B答案

《计算机组成原理B答案》由会员分享，可在线阅读，更多相关《计算机组成原理B答案（8页珍藏版）》请在装配图网上搜索。

1、考 生 信 息 栏 系 专业 级 班级 姓名 学号 装 订 线厦门理工学院试卷参考答案20062007 学年 第一学期课程名称计算机组成原理试卷卷别A B R计算机科学与技术 专业2004级 班级 考试方式闭卷 R 开卷 本试卷共三大题(3页)，满分100分，考试时间120分钟。请在答题纸上作答，在试卷上作答无效。一、 填空题（32分）：（本题共10小题，每空1分，共32分）1通常控制器的设计可分为 微程序控制器 和 组合逻辑控制器两大类，相对应的控制器结构就有 软件 式和 硬件 式，前者采用的核心器件是存储器 ，后者的核心器件是 逻辑器件 。2已知x=25/32，则x补 1.00111 ，0

2、.5x 补 1. 。3Cache是一种 高速 存储器，用来解决CPU与主存之间 速度 不匹配的问题。现代的Cache可分为 一级缓存 和 二级缓存 两级，并将 程序 和 数据分开设置。4CPU采用同步控制方式时，控制器使用 机器周期 和 节拍 组成的多级时序系统。5利用 非专用 指令进行输入输出操作的I/O编址方式为统一编址。6 高速缓存-主存和 主存-辅存 组成存储系统的层次结构。7. 流水线处理器可处理 指令流水 和 运算流水 ，其实质是 并行 处理，以提高机器速度。8.完成一条指令一般分为 取指 周期和 执行 周期，前者完成 取指令 操作，后者完成 执行指令 操作。9.RISC指令系统选

3、取使用频度较高的一些 简单 指令，复杂指令的功能由 简单 指令的组合来实现。其指令长度 固定 ，指令格式种类 少，寻址方式种类 少 ，只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行，且采用流水线技术，大部分指令在 一个时钟周期 时间内完成。二、解释下列概念（本题共6小题，每题3分，共18分）1.总线解：总线是用来连接计算机的各个部件的信息传输线，是各个部件共享的传输介质。2.摩尔定律解：摩尔认为微芯片上集成的晶体管数目每三年翻两番，CPU的主频每三年翻两番。3.主机计算机的主机由运算器、控制器和存储器组成。4.刷新解：动态存储器采用电容存储电荷的方式来实现数据存储，但电容的电荷

4、在2毫秒内会消失，为保证数据不会丢失必须在2毫秒内刷新电容。5.通道解：通道是用来负责管理I/O设备以及实现主存与I/O设备之间交换信息的部件，它可视为一种具有特殊功能的处理器。通道有专用的通道指令，它能独立地执行用通道指令所编写的输入输出程序，但它不是一个完全独立的处理器。6.周期挪用解：当I/O设备没有DMA请求时，CPU按程序要求访问内存；一旦I/O设备有DMA请求，则由I/O设备挪用一个或几个内存周期。三、综合题（本题共6小题，共50分）1.（8分）已知x = 0.1001 y = 0.1101 计算x/y,请用原码不恢复余数除法实现。 解：x/y-0.10112.（8分）某机字长16

5、位，存储器直接寻址空间为128字，变址时的位移量为6463，16个通用寄存器均可作为变址寄存器。设计一套指令系统格式，满足下列寻址类型的要求：（1）直接寻址的二地址指令3条；（2）变址寻址的一地址指令6条；（3）寄存器寻址的二地址指令8条；（4）直接寻址的一地址指令12条；（5）零地址指令32条。试问还有多少种代码未用？若安排寄存器寻址的一地址指令，还能容纳多少条？解：字长16位，直接寻址空间128个字，需要7位表示，变址位移量-6463，7位表示，16个通用寄存器需要4位表示。（1）直接寻址的二地址指令3条； 00 10 （2）变址寻址的一地址指令6条； 11 000 11 101 （3）寄

6、存器寻址的二地址指令8条；11110 000 11110 111 （4）直接寻址的一地址指令12条；11111 000 0 11111 101 1 （5）零地址指令32条。 11111 110 0 11111 110 0 还有29-32480种代码未用，若安排寄存器寻址的一地址指令，除去末4位为寄存器地址外，还可容纳30条这类指令。3.（8分）设某机主存容量为16MB，Cache的容量为16KB。每字块有8个字，每个字32位。设计一个四路组相联映像（即Cache每组内共4个字块）的Cache组织，要求：（1）画出主存地址字段中各段的位数。（2）设Cache初态为空，CPU依次从主存第0、1、2

7、、99号单元读出100个字（主存一次读出一个字），并重复此次序读8次，问命中率是多少？（3）若Cache的速度是主存速度的6倍，试问有Cache和无Cache相比，速度提高多少倍？解：根据每个字块有8个字，每个字32位，得出主存地址字段中字块内地址字段为5位。根据Cache容量为16KB214B，字块大小为25B，得Cache共有29B，故C9。根据四路组相联映像得2r=4,得r=2,则q=c-r=7根据主存容量为16MB224B，得出主存地址字段中主存字块标记位数为24-7-512.主存地址字段各段格式为主存字块标记 组地址 字块内地址12位 7位 5位（2）由于每个字块中有8个字，而且初态

8、Cache为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着CPU读17号单元时，均命中。同理CPU读第8，16、。、96号单元时均未命中。可见CPU在连续读100个字中共有13次未命中，而后7次循环读100个字全部命中，命中率为（1008-13）/（1008）98.375（3）根据题意，设主存存取周期为6t，Cache的存取周期为t，没有Cache的访问时间为6t800，有Cache的访问时间为t(800-13)+6t13，则有Cache和没有Cache相比，速度提高倍数为6t800/（t(800-13)+6t13）-14.54

9、.（8分）设CPU内的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。（1）写出取指周期的全部微操作。（2）写出取数指令LDA X，存数指令STA X，加法指令ADD X（X均为主存地址）在执行阶段所需的全部微操作。（3）当上述指令均为间接寻址时，写出执行这些指令所需的全部微操作。解：(1) (2)(3)5.（8分）假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。（1）画出指令周期流程。（2）画出非流水线时空图。（3）画出流水线时空图。（4）假设时钟周期为100ns，求流水线的实际吞吐量（单位时间执行

10、完毕的指令数）。解：（1）（2）（3）（4）1/400*109=2.5106考 生 信 息 栏 系 专业 级 班级 姓名 学号 装 订 线6. （10分） 设有32片256K1位的SRAM芯片，问：(1) 采用位扩展方法可构成多大容量的存储器？(2) 该存储器需要多少字节地址位？ (3) 画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。解：32片256K1位的SRAM芯片可构成256K32位的存储器。如果采用32位的字编址方式，则需要18条地址线，因为218=256K。因为存储容量为256K32=1024KB，所以CPU访存最高地址位为A17。