数字电子技术基础 54

《数字电子技术基础 54》由会员分享，可在线阅读，更多相关《数字电子技术基础 54（68页珍藏版）》请在装配图网上搜索。

1、高联教育集团考研专业课精品复习资料_麵憲譲謹霧_平学校 綠完系 龄专业 .糾寸.3政求A 二：考试代码及科目_謹釀羅I!资料百录金J琴 教七戈确1页 数 资料类型电子版口 纸质版包 有无缺损 )资料类誦議E ，警&誦議其它事项. 高联专业课教研中心Wenshor文硕教育ft字电子技术基確本书考点和重点总结:第一章逻辑代数基础1. 掌握数制、码制的基本概念与表示方法，能够熟练地进行 不同数制和编码的转换。2. 掌握逻辑代数的基本概念、基本运算、基本定理、基本律和法则以及逻辑函数的标准表示形式等。Q3. 掌握各种形式的逻辑函数的相互转换方法，熟练代数以及卡诺图对逻辑函数进行转换与化简等。4. 理解

2、逻辑函数约束的基本概念以及约束的_寒示方法，掌握具有约束项的逻辑函数化简等。V弟一早 集成门电路基础/ z嫌1. 了解二极管、三极管的幵关特性2. 了解二极管、三极管分立元件1(_的结构、原理。3. 掌握基本TTL门电路和的电路结构、工作原 理以及输入输出特性。04. 了解其它各种不同门电路的特点和应用：TTL 00门电路、ECL门电路、三态门、传输门、漏极开路CMOS 门等。5. 了解4000系列门电路器件特点。CMOS n电路的电气特性与参数：速度、功耗、 驱动能力和噪声容限等。掌握门电路相互驱动的正 件，能够根据门电路的输入输出特性正确使用各种 戶电路。第二章4合逻辑电路1. 掌握组合逻

3、辑电路的特点。2. 熟练掌握组合逻辑电路的分析方法和步骤。_3. 熟悉常用组合逻辑电路模块的原理、结构、逻辑 功能和应用：编码器和译码器；运算电路；数值比 较器；多路选择器；多路分配器。4. 掌握组合逻辑电路的设计方法：基于门电路的设 计,基于常用MSI、LSI的组合逻辑电路设计。5. 了解组合逻辑电路中的冒险现象及其消除方法。第四章1. 了解触发器的结构和工作原理。2. 理解常用集成触发器的逻辑符号、功能特点以及异步置 位、复位功能以及现态与次态、电平触发与边沿触发等基本厂集成蝕发器、概念。3. 掌握触发器的四种基本类型及其特性方程：RS型、JK型、 D型、T型，能够用特性方程、状态表、状态

4、图、时序图表 示四种基本触发器的逻辑功能。4. 掌握不同类型触发器的相互转换方法。5. 了解触发器的简单应用。第五章时序逻辑电路/1. 了解两种时序电路模型（Milly模型与Moore模型）的& 同和转换。2. 了解时序逻辑电路的特点、分类和功能描述等。3. 理解同步与异步时序电路的概念，理解电路现态自启动等等与时序电路相关的概念。4. 掌握同步时序电路的分析方法与一般5. 逻辑表达式、状态转换表、状态序图等、6. 熟悉常用同步时序电路模块的纟功能：移位寄存器；同步计数器。7. 掌握同步时序电路的设于触发器的同步时序电 路设计（状态机设计余状态的状态机设计；基于 触发器的同步计数器基于计数器模

5、块的同步计数器设 计；同步时序计中的自启动问题。.8. 掌握异;_路的分析方法，了解异步时序电路的设计型异步时序电路中的冒险、竞争现象及其消除方彳冲鱗晶产生整形P熟悉两种最常用的整形电路一施密特触发器和单稳态触 发器功能特点，掌握其参数分析方法。2. 了解常见形式的多谐振荡器。3. 掌握555定时器的工作原理及应用，用555定时器构成施 密特触发器、单稳态触发器和多谐振荡器的工作特点及其振 荡周期的估算。4. 掌握石英晶体多谐振荡电路的构成、工作特点及其振荡频 平=第七章大规模集成电路、1. 了解半导体存储器的种类和特点，ROM、RAM的结构组成、 工作原理和主要应用，PLD的基本结构、分类及

6、其特点。能 根据系统的需求配置存储器。2. 掌握PROM、EPROM实现组合逻辑函数的原理和方法。第3页共54页Wenshor文硕教育|半导体存储器及可编程逻辑3.掌握ROM、RAM容量扩展方法。-1 了解可编程逻辑器件的类型以及FPGA的开发流程。第八章A/D与D/A转换1. 掌握D/A和A/D的基本概念，D/A、A/D转换器的转换精 度和转换速度。2. 了解D/A转换器的输入和输出关系的计算，A/D转换器的主要类型、结构特点、基本工作原理和性能比较。数字电子技术基础复习思路根据整体结构图来复习，同时主要看重点和考点。整体看来本书主要讲的是逻辑电路和时序电路（这两部分$墓点）。第一章主要复习

7、不同数制和编码的转换；逻辑函数基本定理、基本定律和 法则以及逻辑函数的标准表示形式；各种形式的逻辑函数方法；逻辑代数以及卡 诺图对逻辑函数进行转换与化简;具有约束项的逻辑函1。4、第二章主要复习基本TTL n电路和0门_:路结构、工作原理以及输入输出 特性：各种不同类型的门电路的特点和应用：TTL 0C门电路、ECL n电路、三态门、传输门、_开路CMOS门。5、第三章主要复习组合逻辑电路盼和步骤；常用组合逻辑电路模块的原理、结 构、逻辑功能和应用：编码器和译码驚 f电路；数值比较器、路选择器、路分配器；组合 逻辑电路中的冒险现象及彭_方磯$本章为重点中的重点。1、2、3、6、第四章主要复习迦

8、械 _型及其特性方程：RS型、JK型、D型、T型，能够用特性 方程、状态表、拔态寸序阍表示四种基本触发器的逻辑功能；不同类型触发器的相互转 换方法。7、賀与异步时爵夏对两种时序电路模型（Milly模型与Moore模型）的异同和转换；同步 IM 11 .概念，理解电路现态与次态、自启动等等与时序电路相关的概念；同步时 序拖分析芳与一般步骤；常用同步时序电路模块的结构和逻辑功能：位寄存器；同步 计数器握同步时序电路的设计方法，基于触发器的同步时序电路设计（状态机设计）；带 有冗余滅态的状态机设计；基于触发器的同步计数器设计；基于计数器模块的同步计数器设 计；同步时序电路设计中的自启动问题；异步时序

9、电路的分析方法和设计方法。本章为重点 中的重点。8、第六章主要复习两种最常用的整形电路一施密特触发器和单稳态触发器功能特点和工 作原理；甩555定时器构成施密特触发器、单稳态触发器和多谐振荡器的工作特点及其振荡 周期的估算。9、第七章主要复习导体存储器的种类和特点，ROM、RAM容量扩展方法。第#页共54页Wenshor文顷教育女点为界，分别向左、 女或十六进制数，以小数点公式和常用公式化简，有时需用反演规则和对偶规则；1.法和圈0法。竅齋输入端的处理iXa)悬空；(b)与有用端并联；(c)接固定高电平；(d)接R2R接地。 n/ (a)与有用端并联；(b)接地。定门电路写表达式(1J写出输入

10、端不同状态对应的不同的输出结果的寘值表。(2) 画卡诺图。C3)写出最简化的表达式。6、组合电路的分析(1)根据已知逻辑电路图写出逻辑式(2:)对逻辑式进行化简(3) 根据最简逻辑式列出逻辑状态表(4)根据逻辑状态表分析逻辑功能第4页共54页10、第八章主要复习D/A.和A/D的基本概念，D/A、A/D转换器的转换精度和转换速度； D/A转换器約输入和输&关系的汁算，A/D转换器的主要类型、结构特点、基本工作原理和 性能比较。数字电子技术基础答题技巧1、数制转换(a) 任意进制数转换成十进制数：采用按权展开相加法。乂(b) 十进制数转换成任韋进制数：将整数部分和小数部分分别进行转换，然们 合并

11、起来。整数部分：除以R取余数，先低位后高位；小数部分：乘以R取位后 低位。(C)二进制数、八进制数、十六进制数之间的转换：以小数点为&分别向左、向右按 照3/4位二进制数对应一位八/十六进制数，按位进行变换。将二进制数转换成八进制数或十六进制数：对给定的二逃諸iW 向右每3位合一位，不够3位或4位的添0补足。将八进制数或十六进制数转换成二进制数：对给定为界，分别向左、向右每一位用等值的3或4位二进制2、补码、反码的求解反码：对于一个带符号的数来说，正数的反_其原码相同，负数的反码为其原码除符 号位以外的各位按位取反。兔补码：正数的补码与其原码相同补码为其反码在最低位加1。-注：8位二进制 位补

12、码的表数范围是：-1283、化简(1) 公式化简矛(2) 卡诺图4、TTL f(1)(2 Wenshor文硕教育7、组合逻辑电路的设计的步骤：(1)闬小规模集成器件设计组合逻辑电路的步骤：.(a) 根据实际逻辑问题的要求，列出真值表，再由真值表写出逻辑函数表达式，或直接 写出逻辑表达式；(b) 化简逻辑函数表达式；(c) 根据采用器件类型对逻辑式进行适当变换；画出逻辑电路。用中规模集成电路集成器件设计逻辑电路的的前三步与(1)中的相同将函数变换成器件所需要的形式。(a)用数据选择器实现组合逻辑函数分两种情况： 数据选择器的地址输入端=逻辑函数的变量数；数据选择器的地址输入端逻辑函数的变量数；设

13、计的方法法和降维法。(cl)用译码器实现组合逻辑函数。一般来说，但输出端的组合电路，可使用数据选择器输出端的输出端的组合 电路，可用译码器和附加逻辑门电路实现，对一些具胃?辑函数，如逻辑函数输出为 输入信号相加减，可采用全加器实现较为方便，比$小，用数值比较器实现较为方便。8、不同类型触发器之间的转换(1)(2)(3)(4) .9、时序逻辑电路的尔(1)(2)(3)(2)是写出己有触发器和待求触发器穷程。变换待求触发器的特性方形式与己有触发器的特性方程一致。 比较已有和待求触发器程，根据两个方程相等的原则求出转换逻辑。根据转换逻辑画写方程列龐状态图。&_电路图。程、动方程、状态方程、输出方程)

14、。9、时麽逻辑电路的设计方法(/)用小规模器件设汁同步时序逻辑电路 (4)同步时序逻辑电路设计的一般步骤：根据设计任务的要求，建立原始状态转移图和状态转移表。 进行状态化简。 确定触发器的数目，进行状态分配。 选定触发器的类型，求出各个触发器驱动信号和电路的输出方程。 检查电路是否自启动，如不能自启动，则进行修改，使其能自启动。 画出实现设计的逻辑电路。第5页共54页（b） 同步计数器的设计的一般步骤： 分析设计要求，确定触发器的级数。 列出状态转移表。 画出的卡诺图。 求出电路的驱动信号和电路的输出方程。. 检查电路是否自启动，如不能自启动，则进行修改，使其能自启动。 画出逻辑电路图。Y（O

15、移存型计数器的设计的一般步骤： 根据设计要求，确定触发器的级数，一般选用D触发器，因为它最简 根据移存规律确定状态移表或图，并将无效状态按移存规律使其进入保证 电路具有自启动性。动方程。 根据状态转移图或表，填出第一级弘”+1的卡诺图，求出第一 求输出方程。 画出逻辑电路。，（2）采用规模集成器件设计任意模值计数（分频）、运用N进制中规模集成器件74LS160. 74LS16K74LS90,设计任意模值M（MN）计数分频器，主要是从N进制计数器状态赚一状态，从而实现模值为M的计数 分频。实际的方法为：复位法、反馈法。（3）给定序列信号产生器的设计（a）移存型序列信号产生器设比 由给定的序列信号

16、长聲M 適 对给定的序列信#现重复，就表明可以位数。 列出状态转賴蔭 填Jz雙5出歡型序列信号产生器设计的一般步骤：.巾序列信号长度M设计一个摸值为M进制的计数器。 4序列信号要求设计组合输出电路。 画出逻辑电路图，吨路。_的触发器级数的n的值。位二进制码，按移存规律依次取M项，若M个取值不出 来实现，否则表明n位不能产生规则的，需增加移存器的牛使其具有自启动性。的卡诺图，求出第一级的驱动方程。第一章数字逻辑基础一、知识点总结VVenshor文硕敦育1、数字电路（1）数字信号与數字电路模拟信号：在时间上和数值上连续的信号。对模拟信号进行传输、处理的电子线路称为模拟电路。数字信号：在时间上和数值

17、上不连续的（即离散的）信号。对数字信号进行传输、处理的电子线路称为数字电路。（2）数字电路的特点（a）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），路上就是低电平和高电平两种状态（即0和1两个逻辑值）。顏电（b）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的输出信号的状态之间的关系。珍（O对组成数字电路的元器件的精度要求不高，只要在工作时靠地区分0和1两 种状态即可。（3）数字电路的分类（a）按_成度分类:数字电路可分为小规模薮十器件）、中规模（MSI,每 片数百器件）、大规模（LSI，每片数千器件）.和超每片器件数目大于1万）数字集成电路。集成电路从应用的角度又

18、可分专用型两大类犁。（b）按販里器注制作工艺的不同:数字电为双极型（TTL型）和单极型（M0S型）两类。（C）按照电路的作原_ W：数字电路可分为组合逻辑电路和时序逻辑电路 两类。组合逻辑电路记忆_ z输出信号只与当时的输入信号有关，而与电路以前的状态无关。时序逻辑电/樹乙坊能，其输出信号不仅和当时的输入信号有关，而且与电 路以前的状态有关。2、数制与磯（1）进时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。 功构成以及从低位到高位的进位规则称为进位计数制，简称进位制。藎数进位制的基数，就是在该进位制中可能用到的数码个数。权（位的权数）：在某一进位制的数中，每一位的大小都对应着该

19、位上的数码乘上 一个固的数，这个固定的数就是这一位的权数。权数是一个幂。十进制二进制八进制.十六进制：数码为09、AF;基数是16。运算规律：逢十六进一，即：F+l = 10（2）不同进制值数的相互转换（a）任意进制数转换成十进制数:釆用按权展开相加法。第7页共54页多位数碣每1数码为09;基数是10;运算规律：逢十进一，BP： 9+1 = 10。 数码为0、1；基数是2。运算规律：逢二进一，BP： 1 + 1 = 10数码为07;基数是8。运算规律：逢八进一，即：7 + 1 = 10Wenshor文硕教育(b)十进制数转换威任意迸韻数：将整数部分和小数部分分别进行转换，然后再将它们 合荆色一

20、_一一f整数部分：除以R取余数，先低位后高位 1小数乘以R取整数，先高位后j氏位|(C)二S制数、六进的转换:以小数点为界，分别向左、向右按 照3/4位二进制数对应一位八/十六进制数，按位进行变换。将二进制数转换成八进制数或十六进制数：对给定的二进制，以小数点为界，分%向左、 向右每3位合一位，不够3位或4位的添0补足。将八进制数或十六进制数转换成二进制数：对给定的八进制数或十六进小数点. 为界，分别向左、向右每一位用等值的3或4位二进制数表示。码。由于编码码。为0表示这个数是正数，符(3) 二一十进制代码(BCD码)用4位二进制数来表示十进制数中的09十个数码的规则不一样，因此对应着不同的B

21、CD码。其中有8421BCD码(4) 反码、补码和补码运算通常釆闱的方法是在二进制的前面增加一位符号位号位为1表示这个数为负数。这种形式的数称为原?g码：对于一个带符号的数来说，正数的码祖周，负数的反码为其原各滿疏、补码数的其原码相同，_将码为其反码在最低位加1。-注8位二进制 位补码的表数范围是：-补码运算的优点：(a) 减法运算可以麗即用求和来代替求差。(b) 数的符号砬可部分作为一个整体参与运算。(c) 两数的_卩差)=两数和(差)的补码2、逻辑优函数的简化(1)楚_1接二定的逻辑关系进行运算的代数，是分析和设计数字电路的数学工具。 在逻辑伏数 VtO和1两种逻辑值，有与、或、非三种基本

22、逻辑运算，还有与或、与非、 与或雄久异或几种导出逻辑运算。逻_数中的变量称为逻辑变量，用大写字母表示。逻辑变量的取值只有两祌，即逻辑 0和逻辑1, 0和1称为逻辑常量，并不表示数量的大小，而是表示两种对立的逻辑状态。(a)与运算：实现与逻辑的电路称为与门，与门的逻辑符号：A &B _(b)或运算：实现或逻辑的电路称为或门。或门的逻辑符号: 一t表达式：Y=A+Br辑表达式：Y=ABA 彡1B 揖表达式：Y=A(C)非运算：实现非逻辑的电路称为非门。非门的逻辑符号: A 一Wenshor文硕教育1、与非ABY3、同或ABYf Y-AB001Y-AB+AB-A0B001011010A101A =

23、Y100B 110B 1112、或非ABY4、异或ABYY=A+ B001Y=AB+AB=AB000010011A-100A =1 Y101B 110B 110(Cl)几种最常见的复合逻辑运算10 * .4=0114+1 = 12A 1=A124+0=43A A = A13A + AA4A - A = 014x + Z= i5A, B=B A15A+B=B+A6A (五 C)=(A -B)C16A+(B+C)(A+B)+CA(B+C)A17A+B C=(A+B)(A+C)8 (B = A + F18 A + B A9备 ZLZ-； A = A19AB = AB + AB10r = 0;0 -

24、120A. 05 = AB + X 万21A+ABA22A + ABA + B 23AB + AT A24A(A + B) = A725AB + TC a- DC =AB +AC(2)逻辑代数的基本公式和常用公式(於逻辑函薮表示方式表示方法：真值表表示法、逻辑函数式表示法、逻辑函数式表示法、波形图表示法、卡 诺图表示法等。(a)真值表表示法第9页共54页Wenshor文硕教育输入输出ABY000J)11:. . :;，:.U.:n . ; 1 . M:t .-.；? -JL:-z:心 Kf：:= . 1: j : . : 1 . :.+十(6卡诺图表示法ABY(b)逻辑函数式表示法-2在n变量

25、逻辑函数中，若m是包含n个因子的乘项积，而且这n个变量或 反变量的形式在m中出现一次，则称m为该组变量的最小项。6、解析：反函数为5、(04 数)解析：诺图法X解析:最大项表示形式为:常用码制之间，码制与数制之间的相互转换：逻辑函数的5种表示方法及其之间的转换；基本逻辑运算及基本定律、规则与定理的应用；逻辑函数的化简；常见的题型：填空题；选择题；知断或证明逻辑等式；直接求逻辑函数的式；用卡诺图法化简逻辑函数；将一般逻辑函数式化成最小项表达式与最大项表求 逻辑函数的与非-与非和或非-或非式。四、典型例题1. 将(AF4.76)l6转换成十六进制;将二进制数1011011. 011分别转换为等进制

26、数、解74-76)16= 101011110100 .01110110(1011011.011) = 26 + 24 + 23 + 21 + 20 + 2一3 = (91.3221 211 21L2H=(i33.3)8 公1 3 3- 32、101.1011 的补码为 ;x解析：X原码= 11011011X反码=100 X补码= 10100101补码表示的整数范围是一2n-r+X2n-l-l),其中n为机器字长。1 己知X=34, Y=-68,用补码运算解析：34用补码表示为00100(-68用补码表示为10111100；祖-栢加飾64、(07数)写出F(A,BA=WJ最大项及反函数的表达式。

27、、，FH (0,1，4) = (/ + 5 + CXA + 5 + C)(A + 5 + C)針站 Cj5 + BC+7+(公式法)+ ABC = A + B + jB(AC + C) =A + B + AB + BC = (A + AB) + B+BC= A + 5 + B + BC = l(m3，m5，, m1，m8)给定的约束条件为 + m + m2 + mt。=0 (卡01 口Up jlOp00 xJXp li (-X斗01P1jl 口1。J:Upfe蠢耨覇鑿-10pXJ_第#页共54页Wenshor文硕教育则：7=BDA6、将 Y2- E (mOni2 ni4 1116 m8ml5

28、)化简为最简与或式。解析:0001111001 11 1000fT100i111i11b Joy电路。简称门电路。y2 = a+d第二章逻辑门电路d(V)令)两种工作一、知识点总结1、半导体器件的开关特性(1)逻辑门电路：用以实现基本和常用逻辑运 常用门电路有:或非门、与或非门和异或门等。 逻辑 o、1:获得高、低电平的基本方法：利用_本芨关元件的_状态。极管的伏安特性伏安特性pgf亡极管导通。C/0.5V时，二极管截止，zD=0oNPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件,B = 00/b,BS工作偏置情况发射结反偏集电结反偏uBE0，Ubg0，ubc0集电极电

29、流先I./c=0JaT兴j4贝 fc=冷/日fe=/csrrr rWenshor文顷教育第#页共54页工作原理电路输入特性曲线输出特性曲线截匕E?饱和状态Sr+(4)场效应管的开关特性导通状态0 4-p-c穴4100Q2、TTL逻辑门电路(1) TTL.非门电路Y = T .卜I750尺13kQT1鄉嫌厂麟砰角TL反相器电络13丁 4Yir L4 2f 3A 3Y GND6反相器74LS04的引脚排列图www.wensho r. n etWenshor文硕教育第15页共54页函图可知只有一个输入端：(a) A=0 时，T2、T5 截止，T3、T4 导通，Y=l。(b) A=1 时，T2、T5

30、导通，T3、T4 截止，Y-0o (2) TTL与非门电路YABAoE1H-倒置状态XL3k Obl D3(a)有一个输入端输入低电平14k0.3V ABT.T4 ，I3夺通+5V13003.6VB o-(b)两)俞高电平乂O-21+ P及litfo.Wenshor文硕教育i Zb7/YO.3VO.3V?.SVO.3V3.6V3. CSV3.5VO.3V3.5Vr3.5V3.6V0.3 Vj虞乏jB:rOO1O1l1Oi11oY = A + B尺1(3)TTL或非门4r出为高； 4出为氏。(4) 0C (集电极开路)门为解决一般TTL与非门不能线与而设i讓：oiniiiniiu(5)三态门-O

31、 4-O Y丁 3100 QT4c O D -A EAB2750 QTTL或与闫门电路0C与非门的电路结构 o +K+5V)(It:YUBI3k QWcc&oEN国标符号DO0C门线与图第#页共54页电路结构 g=0时，二极管D导通，Tl、T3基极均被钳制在低电平，因而T2、T5均截止，输出 端开路，电路处于高阻状态。 E=l时，二极管D截止，输氐取决于输入.4的状态，输出与输入的逻辑关系和一般反相器相同：注：电路的输出有高阻态、高电平和低电平三种状态。變.(a)抗干扰能力典型值：3. 6V W3H(ndn) -2. 4V；典型值：0, 3V kOL(max) =0. 4V：WH(min)-O

32、=2.0V保证输出为低电平的最小输入高电平; L(max) = kDFF =0. 8V保证输出为高电平的最大输入低电平;Wenshor文硕教育 输出高电平值i /t n Kin(1)输出电平值 输入高电平值HH = KoH(min) NL = OFF - OL(max) 输入低电平值： 噪声容限(b)带负载能力输入低电平电流/，典型值为1.6mA; 乂 输入高电平电流典型值为40uA；、 输出低电平电流/&，带灌电流负载_力：典型值16mA; 输出高电平电流7，带拉电流负载能力：典型值0.4mA。厂(C)平均传输延迟时间Grf; Gv/Z输出由高电平变为低电平的g飼；输出由低电平变为高电平的间

33、；三者之间的关系：Pd =( PHL +/2。3、CMOS集成门电路(1)cmos 反相器 r=T第17页守Tn宅路O +GD . +1OV(a) UA =0V 吋，TH，(b) Ua =10V 时，4-10Vo 1OV截止+1OV(b) Tn 截止、TP导通(c) Tn导通、o输出电压=VDD = 10Vo肩 截止。输出电压=0V。(2) CMOS与非门 /I、S当中为低电平时，TNI、TN2中有一个或全 部截止，个或全部导通，输出F为高电平。 只S全为高电平时，TN1和TN2才会都导通，截止，输出会为低电平。或非门 #要输入丄6当中有一个或全为高电平，TP1、TP2中有 一个或全部截止，T

34、NI、TN2中有一个或全部导通，输出K为低电 平。 只有当X、5全为低电平时，TP1和TP2才会都导通，TN1=AY=A + Br和TN2才会都截止，输出K才会为高电平。BWenshor文硕教育www. wenshor. netO tlonr（b） 符号/ C=0、 C=l,即C端为低电平（0V）、端为高电平（+ VDD）时，TN和备 开启条件而截止，输入和输出之间相当 C=l、C=0,即C端为高电平（ + _）、端为低电平（0V）时，都具备丁导通条件，输入和输出之间相当于开关接通一样， 4、使用集成电路时的注意事项yX（1）对于各种集成电路，使用时一定要在推荐的工作条你或损坏器件。（2）数字

35、集成电路中多余的输入端在不改变逻辑关穗下可以并联起来使用,.也可 根据逻辑关系的要求接地或接高电平。TTL电路多禽_端悬空表示输入为高电平;但CMOS 电路，多余的输入端不允许悬空，否则电路将石（3）TTL电路和CMOS电路之间一般$能直_接，而需利用接口电路进行电平转换或 电流变换.才可进行连接，使前级器件的华及电流满足后级器件对输入电平及电流的要 求，并不得对器件造成损害。 5、TTL电路与CMOS电路TTL电路的优点是高，抗干扰能力较强，带负载的能力也比较强，缺点是功 耗较大。CMOS电路具其主要缺点氏，但随着集成工艺的不断改进，CMOS电路的工作速度己有了大幅 度的提高f否则将导致性能

36、下降作。忘简单、功耗小、输入阻抗高、集成度高、电源电压范围宽等优点，I攝判断二极管、三极管的工作状态及电路的分析计算；2、握TTL和CMOS逻辑门电路的外特性，主要参数及使用方法。三、考点本章是致宇电路学习的基谜，分析题、填空题、计算题等。L、分析TTL集成逻辑门电路用；2、分析COMS电路（反相器、即使数芋电路学习的一个难点，又是重点。常见的题型有（与非门、oc门、三态门）的逻辑功能，主要外特性的应漏极开路门、传输门、三态门）的逻辑功能，主要外特性第#页共54页 L = E(AB + CD)输出端直接接到一起实现逻辑“线与”，为什么？ 解析：L 二 AB + CD4、.(03数)是否可以将T

37、TL与桐：解析：当将两个与非賓接接到一起时，_一个门输出为1电平，一个 出 峨H醐批轉風城菰过这藤这个电超过正常 电流，极可能使门撤不IM:、5必.二或1、一、知识第三章组合逻辑电路(1(2)(3)(4) 电路的特点：输出状态只与当前的输入状态有关，与原输出状态无关。 变量取任意一组确定的值以后，输出变量的状态就唯一地被确定。 逻辑电路的分析步骤：根据己知逻辑电路图写出逻辑式；对逻辑式进行化简；根据最简逻辑式列出逻辑状态釋；根据逻辑状态表分析逻辑功能；Wenshor文硕敦育的应用；3、TTL电路与COM3电路的区别,各自的特点;-4、计算三极管的工作状态(饱和、截止、放大)。四、典型例题1、T

38、TL与非门可否实现线与？如何解决？解析：TTL与非门有一条共同的禁忌，即丕j导将两L士或多个与非门的输出端并联 P则将会使器件祸I 为了实现线与，提出了两种新的器件即集2S极路门电jjo端的处理方法？解析：与非门多余端的处理的原则坏其逻辑关系为基础。方法有 (1)多余端接电源;(2) 1通过R接电源;(3)输入寶轉。写出如图所示的输出表达式。一 B 第19页共54页3、常用中规模集成电路：全加器、编码器、译码器、数值比较器、数据选择器等。 (1)编码器有优先编码器和普通编码器。其中优先编码器有8线-3线优先编码器 74LS148。在优先编码器电路中，允许同时输入两个以上的编码信号。不过在设计优

39、先编码器Wenshor文硕教育时己经将跅有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中泷先杈 最高的一个进行编码。在常用的优先编码器电路中，除了二迸制编码器以外，还有-类叫做 二-十进制优先编码器。它能将5.乃10个输入信号分别编成10个BCD代码。在 UlO个 输入信号中T.的优先权最高，7；的优先权最低。（a） 74LS148功能表及引脚图如下图所示。输入输出S/。I I2 I3 /415 16 1.心EX1XXXXXXXX1 1 11 10111111111 1 10 10X X X X X X X 00 0 01 00X X X X X X 0 10 0 11 00X

40、 X X X X Q 1 10101 00X X X X Q 11 10 1 11 00XXXQ11111 0 01 00X X 0 111111 0 11 0第#页共54页图。入端；为扩列编码表（2线一4线译码器（2/4译码器）、3线一8线译码器（3/8译码当中同时有几个输入端为低电平，由表可知，在巧=0电路正常工作状态下，即有编码输入信号。7；的优先权最高，7_权最低。当A=0时，无论其余输入端有无 输入信号（表中以x表示），输出端的编码，即頁= 000。当7；=1、乃=0时， 无论其余输入端有无输入信号，只码，输出为巧耳万= 001。其余的输入状态请读者 自行分析解决。可以用5和的不同状

41、态加以区分。其中，石为选通输 来护展编码器的功能。M定二进制代码位数：n位二进制有2个代码；列编码表；制y码器：25.115线译码器（4/16译码器）.3/8译码器74L138的的功能表及管脚图如下图所示:Wenshor文硕教育谨J、输tBi r . r*-3车4 AI Y. Y, Y, Y.0xr i zf11111111X1Z X z11111111100 0 00 1111111100 0 110 111111100 1 0110 11111100 1 111 10111 i101 0 011110 111101 0 1111110 11101 1 01111110 11011 i111

42、11110K U g K K K当附加控制门的输出为高电平(S = l)巧=444=) 2 =為為為 =A44 =石 =為A為=m =A44 =A44 月=444 =-(3.3.7)74LS138有三个附加端#瓦和巧。当=1=1)，译码器处于工作译-器被禁止，所有的输出端被封锁在高电平。这三个 控制端也叫做“片用片ii的作用可以将多片连接起来以扩展译码器的功能。 译码器的状态表状态表；画出逻辑图用的是_ 选的真值表右图所、艺十巧=0时，输出为高电平(S(3)麵雌看站选1M(b)译码 y = - 4)A+i 4)i +4)2+44)马(4)加法器(a)不带进位加为半加，带进位加为全加童迦器巧!1

43、彡：1。;碱)4 4W2)1X X000 0Do00 101 0d201 1d3(b)根据二进制加法运算规则可列出1位全加器的真值表，如下图所示。第21.页共54页Wenshor文硕教育4鸟4鸟4马CO第#页共54页这种_定可;点是运算速度慢。再最不利的情况下，做一次加法运算需要经过四 个全加器时_时时间（从输入加数到输出状态稳定建立起来所需要的时间）才能得到稳 运结果。但考虑到串行进位加法器的屯路结构比较简单，因而在对运算速度要求 不|%6_落中，这种加法器仍不失为一种可取的电路。例如TTL集成电路中的9就属于这 种串行迸位加法器。（4）数值比较器（a） 1位数直比较器首先讨论两个1位二进制

44、数A和B相比较的情况。这时有三种可能： AB （即B-0）,则Ah 故可以用4 5作为A/B的输出信号 AB （即A = 0、B=l），则AB = lf故可以用75作为/V:B的输出信号么BX.4X1oo1A BXX110oo1101oA =B10110o0010o1(b.) I 数据比较器CC14585的功能列表如下:一片CC14585只要将/(CC14585只要适当利用4、组合逻辑电路的分析的步骤：(1) 根据己知逻辑电路图写出逻辑式-(2) 对逻辑式进行化简(3) 根据最简逻辑式列出逻辑状态表(4 )根据逻辑状态表分析逻辑功能.5、组合逻辑电路的设计(1)用小规模集成器件设计组合逻辑电路

45、的(a)根据实际逻辑问题的要求，列胃，再由真值表写出逻辑函数表达式，或直接 写出逻辑表达式；/化简逻辑函数表达式；根据采用器件类避行适当变换；/, 画出逻辑电路/f赵足成器件设计逻辑电路的的前三步与(1)中的相同,* .1 一一二 5)=a)=i即可实现两个4位二进较，两片i岡、/(“)两个输入引脚即可实现两个么位二檄比较。(b)(c)(d)(2)用中规龙(a)獅式。?髒实现组合逻辑函数分两种情况：離紛也址输入端=逻辑函数的变量数；z数据选择器的地址输入端逻辑函数的变量数；设计的方法有Y扩展法和降维法译码器实现组合逻辑函数。一般来说，但输出端的组合电路，可使用数据选择器来实现，多输出端的输出端

46、的组合电 路，可用译码器和附加逻辑门电路实现，对一些具有特点的逻辑函数，如逻辑函数输出为输 入信号相加减，可采用全加器实现较为方便，比如要比较大小，用数值比较器实现较为方便。 6、竞争-冒险现象(1)判断冒险现象：(a)将一个逻辑式或组合电路，变换成一个与或表达式或者或与表 竺式:，若形f 三/十了拔的形式：则说明有冒险现象存在了 (b)将逻辑表达填& 卡诺图，并4行圈_化简，若两个相切时，说明霧查1将函数变换成器件擺数遞残卜_ )卜23页共54页Wenshor文硕教育7、消除方辱.七珠引么葢醐空修改逻辑设计，A加多余项/（c） 输出力容/滤去毛韻。三T重点，本章的重点是组合逻辑电路的分析和设

47、计方法，特别是掌握中规模集成组合逻辑芯片的 逻辑功能的使用方法，包括功能扩展。三、考点组合逻辑电路是数字电路中的重点内容，而中规模组合逻辑器件的功能及其应用f是重 中之中。考题较灵活多变。常见的题型是：rS）1、分析题（1）由小规模逻辑门组成电路的分析；（2）由中规模集成组合逻辑器件芯片组成电路的分析；e2、设计题（1）用小规模逻辑门设计电路；（2）用中规模集成组合逻辑器件芯片设计电路；3、组合逻辑电路逻辑冒险的判断和消除题；4、综合题（组合、时序电路综合运用）。四、典型例题1、试用两片74LS148接成16线-4线优先器，将瓦16个低电平输入信号编为 00001111 16个4位二进制代码。

48、其先权最高，$的优先权最低。解析：由于每片74LS148只有入，所以需将16个输入信号分别接到两片上。 现将石.X8个优先权高的第（1）片的U 输入端，而将$忑8个优先 。按照优先顺序的要求，只有&.A均无输入信号 时，才允许对U拍镩入码。因此，只要把第（1）片的“无编码信号输入”信号石 就行了。此外，当第片有编码信号输入时它的巧=0, 1/正好可以利用它作为输出编码的第四f立，以区分8个高优先权输入 &输入信号的编码。编码输出的低3位应位两片输出万耳巧的逻辑或。依的_，/便得到了如下图的逻辑图。图见，当U 中任何一输入端为低电平时，例如石=0,则片（1）的6=0, Z3 = = 同时片（I）的5 = 1，将片：、2）封锁，使它的输出耳耳1=111。于是在4后的输出端得到z.zzion.如果45.，4中同时有几个输入端为低电平，则只 对其中优先权最高的一个信号编码/权低的输入信号接到第（2作为第（2）片的无编码信号输人当U 全部为高电平（没有编码输入信号）时，片（L）的 = 0,故片（2）的J = 0, 处于编码工作状态，对Z.4输入的低电平信号中优先权最高的一个进行编码。总之设计电 路