电子技术基础8

《电子技术基础8》由会员分享，可在线阅读，更多相关《电子技术基础8（18页珍藏版）》请在装配图网上搜索。

1、了解基本了解基本RSRS 触发器的电路结构，掌握逻辑功能触发器的电路结构，掌握逻辑功能；了解同步了解同步RSRS 触发器的电路结构，掌握逻辑功能触发器的电路结构，掌握逻辑功能；会列真值表会列真值表；会画同步会画同步RSRS 触发器的波形。触发器的波形。将两个将两个与非与非门输入、输出端交叉连接，门输入、输出端交叉连接，即构成一个如图如示的基本即构成一个如图如示的基本 RS 触发器，触发器，它有它有两个输入端两个输入端 、，字母上面的，字母上面的非非号表示低电平有效号表示低电平有效，即低电平时表示有输入信号、高电平时表示没有输入信号；即低电平时表示有输入信号、高电平时表示没有输入信号；、是是一对

2、互补输出端，当一个输出端为高电平时，另一个输出端则输出低一对互补输出端，当一个输出端为高电平时，另一个输出端则输出低电平，反之亦然。如图所示电平，反之亦然。如图所示的的 RS 触发器的逻辑符触发器的逻辑符号号中中，RS 端框外的小圆表示输入端框外的小圆表示输入信号只在低电平时对触发器信号只在低电平时对触发器有作用，即低电平有效。有作用，即低电平有效。SRQQ8.1.1 8.1.1 基本基本RS 触发器触发器一、一、电路结构和逻辑符号电路结构和逻辑符号8.1.1 8.1.1 基本基本RS触发器触发器二、二、逻辑逻辑功能功能 4.4.当当 =0，=1时，时，触发器状态不确定触发器状态不确定 当当

3、和和 全为全为0时，时，与非与非门门被封锁，迫使被封锁，迫使 =1，在逻，在逻辑上是不允许的。这种情况应辑上是不允许的。这种情况应禁止，否则会出现逻辑混乱或禁止，否则会出现逻辑混乱或错误。错误。RQQ SRS 2.2.当当 =0，=0时，具有置时，具有置1功能功能 由于由于 =0，无论触发，无论触发器现态为器现态为0态还是态还是1态，态，与非与非门输出为门输出为1，使，使 =1；而而 门的两个输入端均为门的两个输入端均为1，与非与非门输出为门输出为0，使，使 =0，即触发器完成置即触发器完成置1。端称端称为触发器的置为触发器的置1端或端或置置位位端。端。SQQRSS2G2G1G 3.3.当当

4、=1，=1时，具有时，具有保持保持功能功能 若触发器原为若触发器原为0态态，即即 =0、=1，门的两个输入均为门的两个输入均为1，因此输出因此输出 为为0，即触发器保持，即触发器保持0状态不变。若触发器原为状态不变。若触发器原为1态态，即即 =1、=0，门的两个输入门的两个输入 =1，=0，因此输出，因此输出 =1，即，即触发器保持触发器保持1状态不变。状态不变。RQQ1GQSSQQQQ1G 1.1.当当 =0，=1时，具有置时，具有置0功能功能 由于由于 =0，无论触发，无论触发器现态为器现态为0态还是态还是1态，态，与非与非门输出为门输出为1，使，使 =1；而而 门的两个输入端均为门的两个

5、输入端均为1，与非与非门输出为门输出为0，使，使 =0，即触发器完成置即触发器完成置0功能。功能。端端称为触发器的置称为触发器的置0端或复位端或复位端。端。RQRQQR2G1G基本基本RS触发器的逻辑电路如图所示，真值表如图所示。触发器的逻辑电路如图所示，真值表如图所示。8.1.8.1.2 2 同步同步RS 触发器触发器一、一、电路结构和逻辑符号电路结构和逻辑符号 同步同步RS 触发器是在基本触发器是在基本 RS 触发器的基础上，增加了两个触发器的基础上，增加了两个与非与非门门 、和和一个时钟脉冲端一个时钟脉冲端CP。如图所示。如图所示。3G4G8.1.8.1.2 2 同步同步RS 触发器触发

6、器二、二、逻辑逻辑功能功能 在在CP=0期间，期间，、与非与非门被门被CP端的低电平关闭，使基本端的低电平关闭，使基本RS触发器触发器的的 =1，触发器保持原来的状态不变。触发器保持原来的状态不变。在在CP=1期间，期间，、控制门开门，触发器输出状态由输入端控制门开门，触发器输出状态由输入端R、S信信号决定，号决定，R、S输入高电平有效。触发器具有置输入高电平有效。触发器具有置0、置、置1、保持的逻辑功能。、保持的逻辑功能。RS 3G4G3G4G真值表如下表所示真值表如下表所示了解了解JKJK触发器的电路组成，熟悉触发器的电路组成，熟悉JKJK触发器的电路图形符号触发器的电路图形符号;掌握掌握

7、JKJK触发器的逻辑功能，能根据输入波形正确画出输出波形触发器的逻辑功能，能根据输入波形正确画出输出波形;能识读集成能识读集成JKJK触发器的引脚，会使用触发器的引脚，会使用JKJK触发器。触发器。8.8.2 2.1 1 JK触发器的电路组成和逻辑功能触发器的电路组成和逻辑功能一、一、电路结构和逻辑符号电路结构和逻辑符号 JK触发器是在同步触发器是在同步RS触发器的基础上引入两条反馈线，这样当触发器的基础上引入两条反馈线，这样当CP=1、R=S=1时，使时，使 ，可以从，可以从根根本上解决本上解决R=S=1时，时，触发器输出不确定状态触发器输出不确定状态的的现象。并将现象。并将S、R改成改成J

8、、K输入端，即为输入端，即为JK触触发器。发器。如图所示如图所示QRQS、8.8.2 2.1 1 JK触发器的电路组成和逻辑功能触发器的电路组成和逻辑功能二二、逻辑功能、逻辑功能 在在CP=0=0期间，期间，与非与非门被门被CP端的低电平关闭，使输入信号不起端的低电平关闭，使输入信号不起作用，作用，基本，基本RS触发器保持原来状态不变。触发器保持原来状态不变。1 RS43GG、在在CP=1期间：期间：（1 1）保持功能保持功能 当当J=K=0时，时，与非与非门的输出门的输出 ，触，触发器保持原来状态不变，发器保持原来状态不变，。43GG、11RS，nnQQ1 （2 2）置置0功能功能 当当 时

9、，时，与非与非门的输出门的输出 门的，门的，输出输出 。若触发器原状态为。若触发器原状态为0，触发器输出保持原来状态，即输出为，触发器输出保持原来状态，即输出为0；若触发器原状态为若触发器原状态为1，则，则 ，触发器输出置，触发器输出置0。41 GS、10KJ、3GQR 0R （3 3）置置1 1功能功能 当当 时，时，与非与非门的输出门的输出 门的输门的输出出 。若触发器原状态为。若触发器原状态为0，则，则 ，触发器输出置，触发器输出置1 1；若触发器原；若触发器原状态为状态为1 1，则，则 ，触发器输出保持原来状态，输出为，触发器输出保持原来状态，输出为1 1。4GQS、01KJ、3G1R

10、0S1S （4 4）翻转功能翻转功能 当当 时，时，与非与非门的输出门的输出 门的门的输出输出 。若触发器原状态为。若触发器原状态为0，则，则 ，触发器输出置，触发器输出置1 1；若；若触发器原状态为触发器原状态为1 1，则，则 ，触发器输出置，触发器输出置0。即。即 。4GQS、11KJ、3GSR 10RS、01RS、nnQQ18.8.2 2.2 2 集成边沿集成边沿JKJK触发器触发器一、边沿触发方式一、边沿触发方式 利用利用CP脉冲上升沿触发的称脉冲上升沿触发的称为上升沿触发器为上升沿触发器，利用，利用CP脉冲下降沿触发脉冲下降沿触发的称的称为下降沿触发器为下降沿触发器。逻辑符号中下降沿

11、触发器除了用。逻辑符号中下降沿触发器除了用“”符号外，还在符号外，还在CP引脚标注小圆圈。引脚标注小圆圈。如图所示。如图所示。8.8.2 2.2 2 集成边沿集成边沿JKJK触发器触发器二、集成二、集成JK触发器触发器1 1.引脚排列和逻辑符号引脚排列和逻辑符号 如图所示为如图所示为74LS112芯片的实物图、引脚排列和逻辑符号。它内含芯片的实物图、引脚排列和逻辑符号。它内含两个下降沿触发的两个下降沿触发的JK触发器，触发器，端作用不受端作用不受CP同步脉冲控制。同步脉冲控制。DDSR、二、集成二、集成JK触发器触发器8.8.2 2.2 2 集成边沿集成边沿JKJK触发器触发器2 2.逻辑功能

12、逻辑功能集成集成JK触发器触发器74LS112的真值表如下表所示。的真值表如下表所示。掌握掌握D D触发器的电路构成及电路图形符号；触发器的电路构成及电路图形符号；掌握掌握D D触发器的逻辑功能，能根据输入波形正确画出输出波形；触发器的逻辑功能，能根据输入波形正确画出输出波形；能识读集成能识读集成D D触发器的引脚，会使用触发器的引脚，会使用D D触发器。触发器。8.8.3 3.1 1 D触发器的电路组成和逻辑功能触发器的电路组成和逻辑功能 一、电路结构和逻辑符号一、电路结构和逻辑符号 在同步在同步RS触发器的基础上，把触发器的基础上，把与非与非门门 的输出的输出 接到接到与非与非门的输门的输

13、入入 ，使，使 ，从而避免了，从而避免了 的情况。并将的情况。并将与非与非门门 的的 改为改为 输入，即为输入，即为 触发器。如图所示。触发器。如图所示。3GR4GSR 0 RS3GSDD8.8.3 3.1 1 D触发器的电路组成和逻辑功能触发器的电路组成和逻辑功能 二、逻辑功能二、逻辑功能 D触发器只有一个输入端，消除了输出的不确定状态。触发器只有一个输入端，消除了输出的不确定状态。D触发器具触发器具有置有置0、置、置1的逻辑功能。的逻辑功能。其真值表如图所示，工作波形如图所示。其真值表如图所示，工作波形如图所示。D触发器的工作波形触发器的工作波形8.8.3 3.2 2 集成边沿集成边沿D触发器触发器一、引脚排列和逻辑符号一、引脚排列和逻辑符号集成双上升沿集成双上升沿D触发器触发器 74LS74的实物图、引脚的实物图、引脚排列和逻辑符号如图所示。排列和逻辑符号如图所示。数据输入端数据输入端互补输出端互补输出端时钟输入端时钟输入端8.8.3 3.2 2 集成边沿集成边沿D触发器触发器二、逻辑功能二、逻辑功能74LS7474LS74的真值表如表所示的真值表如表所示