第5章超全数字电路触发器

《第5章超全数字电路触发器》由会员分享，可在线阅读，更多相关《第5章超全数字电路触发器（115页珍藏版）》请在装配图网上搜索。

1、第第6章章 时序逻辑电路的时序逻辑电路的分析与设计方法分析与设计方法6。1 时序逻辑电路概述时序逻辑电路概述1 1、时序电路的特点、时序电路的特点组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出时序电路在任何时刻的稳定输出，不仅与该时刻的时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。输入信号有关，而且还与电路原来的状态有关。2 2、时序电路逻辑功能的表示方法、时序电路逻辑功能的表示方法时序电路的逻辑功能可用时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图图、时序图和逻辑图6种方式表示，这些表

2、示方法在本质上是相种方式表示，这些表示方法在本质上是相同的，可以互相转换。同的，可以互相转换。逻辑表达式有：逻辑表达式有：tkQQQWWWHQrjQQQXXXGWmiQQQXXXFYnqnnrknknqnnpjjnqnnpii,2,1 ),;,(,2,1 ),;,(,2,1 ),;,(2121121212121输出方程输出方程激励方程激励方程驱动方程驱动方程状态方程状态方程组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出3 3、时序电路的分类、时序电路的分类（1）根据输入时钟分类根据输入时钟分类同步时序同步时序电路中，各个触发器的时钟脉冲相同，即电路中有电路中，各个触发器的时钟脉冲相同

3、，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。变一次。异步时序异步时序电路中，各个触发器的时钟脉冲不同，即电路中没电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类根据输出分类米利型米利型时序电路的输出不仅与现态有关，而且还决定于电路时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。当

4、前的输入。穆尔型穆尔型时序电路的其输出仅决定于电路的现态，与电路当前时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。的状态直接作为输出。电路图电路图写时钟方程、写时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电路逻辑功能逻辑功能12356.2 时序逻辑电路的分析方法时序逻辑电路的分析方法计算计算4 YQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0FF0 FF1 FF2CPCPCPC

5、PCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 时钟方程：时钟方程：输出方程：输出方程：输出仅与电路现态有关，输出仅与电路现态有关，为穆尔型时序电路。为穆尔型时序电路。同步时序电路的时同步时序电路的时钟方程可省去不写。钟方程可省去不写。驱动方程：驱动方程：1写写方方程程式式2求状态方程求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212现

6、态次 态输 出nnnQQQ012 101112 nnnQQQY3计算、列状态表计算、列状态表nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQn

7、nn0000111101112YQQQnnn4画状态图、时序图画状态图、时序图 000001011/1/0100110111/0 /0/0 /0(a)有效循环010 101(b)无效循环/0/1排列顺序：/Y nnnQQQ012状态图状态图CPQ0Q1Q2Y5电电路路功功能能时时序序图图有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000001011111110100000所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。Q0Q0FF0 FF1CP YQ1Q1

8、1T C11T C1&=1 X“1”输出方程：输出与输入有关，为米利型时序电路。同步时序电路，时钟方程省去。驱动方程：1写写方方程程式式nnQXQXY111001TQXTnnnnnnnnnQQQTQQQXQTQ0000010111112求状态方程求状态方程T触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：nnQTQ13计算、列状态表计算、列状态表输入现 态次 态输出XnnQQ01 1011nnQQY000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011nnnnnnQXYQQQQXQ100101110010

9、0000011YQQnn100011100011YQQnn110101010011YQQnn110010110011YQQnn001101001011YQQnn001010101011YQQnn111100011011YQQnn111011111011YQQnn4 00 01 11 10 0/1 1/0 1/1 0/10/1 0/01/1 0/1CPXQ0Q1Y(a)状态图(b)时序图5电电路路功功能能由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即：0001101100当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即：001

10、1100100可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。画状态图画状态图时序图时序图CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0电路没有单独的输出，为穆尔型时序电路。异步时序电路，时钟方程：驱动方程：1写写方方程程式式CPCPQCPQCP00112，nnnQDQDQD001122，上升沿时刻有效上升沿时刻有效上升沿时刻有效CP Q Q 00100111112212nnnnnnQDQQDQQDQDQn12求状态方程求状态方程D触发器的特性方程：将各触发器的驱动方程代入，即得电路的状态方程：3计算、列状态表计算、列状态表

11、现 态次 态注nnnQQQ012 101112nnnQQQ时钟条件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0CP0 CP1 CP2CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0CP Q Q 01001111212nnnnnnQQQQQQCP,10Q,10Q,1010011112nnnQQQCP,0100101112nnnQQQ不变不变CP,10Q,0101001112nnnQQQ不变CP,0110101112nnnQQQ不变不变CP,10Q,10Q,

12、0110011112nnnQQQCP,010,1101112nnnQQQ不变不变CP,10Q,0111001112nnnQQQ不变CP,0111101112nnnQQQ不变不变 000001010011 111110101100(a)状态图(b)时序图CPQ0Q1Q2排列顺序：nnnQQQ01245电路功能电路功能由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即：000111110101100011010001000电路具有递减计数功能，是一个3位二进制异步减法计数器。画状态图、时序图画状态图、时序图设计设计要求要求原始状原始状态图态图最简状最简状态图态图画电画电

13、路图路图检查电检查电路能否路能否自启动自启动12463.2.3 时序逻辑电路的设计方法时序逻辑电路的设计方法选触发器，求时选触发器，求时钟、输出、状态、钟、输出、状态、驱动方程驱动方程5状态状态分配分配3化简1建立原始状态图建立原始状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进益，产生一个进位输出。000001010011 /0 110101100 /0 /0 /0 /0 /0排列顺序：/Y nnnQQQ012/1状态化简状态化简2状态分配状态分配3已经最简。已是二进制状态。4选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程因需用3位二进制代码

14、，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于要求采用同步方案，故时钟方程为：CPCPCPCP210输出方程：nnQQY21Y的卡诺图00011110000101000nnQQ12nQ0(a)10nQ的卡诺图00011110011011000nnQQ12nQ0(b)11nQ的卡诺图00011110001001101nnQQ12nQ0(c)12nQ的卡诺图00011110000011011nnQQ12nQ0nnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQ2120112102101100120102101不化简，以便使之与JK触发器

15、的特性方程的形式一致。nnQQJ120、10K nQJ01、nnQQK021 nnQQJ012、nQK12 YFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K 1J C11K&Q0Q0&1&比较，得驱动方程：nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ212011210210110012101电电路路图图5nnnQKQJQ1检查电路能否自启动检查电路能否自启动6000121201121021011001210nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ将无效状态111代入状态方程计算：可见111的次态为有效状态000，电

16、路能够自启动。设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X 101100111011110输入Y 0000000010001101建立原始状态图建立原始状态图S0S1S2S3设电路开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由状态S2转入状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0 0/

17、01/0 1/01/01/0 0/0(c)二进制状态图 10 0/0 1/1 00 01 0/01/0 1/01/01/0 0/0(b)简化状态图 S2 0/0 1/1 S0 S1原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态化简状态化简2状态分配状态分配31/0 0/0 1/1 0/0 0/0 1/0 1/1(a)原始状态图 S3 S2 0/0 S0 S1所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，

18、且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=104选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出方程nXQY1状态方程(a)10nQ的卡诺图X0001111000001100nnQQ01nnnQQXQ0110nnnnXQQXQQ11011(b)11nQ的卡诺图X0001111000001011nnQQ01Y的卡诺图X0001111000001001nnQQ01nnnnnnnnXQQXQQQQQXQ11011001100nnnQ

19、KQJQ1比较，得驱动方程：电电路路图图5XKXQJKQXJnn101010 1 YFF0 FF11XQ1Q1 1J C11K 1J C11K&Q0Q0CP&1&检查电路能否自启动检查电路能否自启动6 001101 0/0 1/1将无效状态11代入输出方程和状态方程计算：电路能够自启动。设计一个异步时序电路，要求如右图所示状态图。000001010 101100011 /0 /0 /0 /0/1 /0排列顺序：/Y nnnQQQ0124选触发器，求时钟、输出、状态、驱动方程选触发器，求时钟、输出、状态、驱动方程选用3个CP上升沿触发的D触发器，分别用FF0、FF1、FF2表示。输出方程0001

20、111000001001nnQQ12nQ0Y的卡诺图nnQQY02次态卡诺图0001111000010111011010100000nQ0nnQQ12次态卡诺图CPQ0Q1Q2t1 t2 t3 t4 t5 t6时钟方程：CPCP 001QCP 02QCP FF0每输入一个CP翻转一次，只能选CP。FF1在t2、t4时刻翻转，可选Q0。FF2在t4、t6时刻翻转，可选Q0。CPQ0Q1Q2t1 t2 t3 t4 t5 t6(a)10nQ的卡诺图0001111001111000nnQQ12nQ0nnQQ010nnnQQQ1211nnQQ1120001111001100nnQQ12nQ0(b)11n

21、Q的卡诺图(c)12nQ的卡诺图0001111001010nnQQ12nQ00001111000010111011010100000nQ0nnQQ12次态卡诺图nnnnQDQQDQD1212100Q2Q2 YQ0Q0FF0 FF1 FF2Q1Q11D C1&CP 1D C1&1D C1电电路路图图5检查电路能否自启动检查电路能否自启动6将无效状态110、111代入输出方程和状态方程计算：电路能够自启动。特性方程：110111100 /0 /1本节小结：时序电路的特点是：在任何时刻的输出不仅和时序电路的特点是：在任何时刻的输出不仅和输入有关，而且还决定于电路原来的状态。为了记忆输入有关，而且还决

22、定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。路通常以触发器为基本单元电路构成。时序电路可分为同步时序电路和异步时序电路时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的所有触发器受同一两类。它们的主要区别是，前者的所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。控制。时序电路的逻辑功能可用逻辑图、状态方程、时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等状态表、卡诺图、状态图和

23、时序图等6 6种方法来描述，种方法来描述，它们在本质上是相通的，可以互相转换。它们在本质上是相通的，可以互相转换。时序电路的分析，就是由逻辑图到状态图的转换；时序电路的分析，就是由逻辑图到状态图的转换；而时序电路的设计，在画出状态图后，其余就是由状而时序电路的设计，在画出状态图后，其余就是由状态图到逻辑图的转换。态图到逻辑图的转换。3.3 计数器计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器3.3.1 二进制计数器二进制计数器

24、1 1、二进制同步计数器、二进制同步计数器3位二进制同步加法计数器位二进制同步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序：/C nnnQQQ012选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图nnnQQQC012输出方程：CPCPCPCP210时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122Q0Q0 CFF0 FF1 FF

25、2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步加法计数器驱动方程输出方程nnnnnnQQQQC01213位二进制同步减法计数器位二进制同步减法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列顺序：/B nnnQQQ012CPCPCPCP210时钟方程：nnnQQQB012CPQ0Q1Q2

26、B时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。100 KJnQKJ011nnQQKJ0122Q0Q0 B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步减法计数器驱动方程输出方程nnnnnnQQQQB01213位二进制同步可逆计数器位二进制同步可逆计数器设用U/D表示加减控制信号，且U/D0时作加计数，U/D 1

27、时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1输出方程nnnnnnQQQDUQQQDUBC210210/Q0Q0 C/B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/D电路图 74LS161 Q0 Q1 Q2 Q3(b)逻辑功能示意图(a)引脚排列图 16 15 14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8VCC CO Q

28、0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二进制同步加法计数器位集成二进制同步加法计数器74LS161/163CR=0时异步清零。CR=1、LD=0时同步置数。CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。CR=LD=1且CPTCPP=0时，计数器状态保持不变。CC4520 Q0 Q1 Q2 Q3(b)逻辑功能示意图(a)引脚排列图 16 15 14 13 12 11 10 9CC4520 1 2 3 4 5 6 7 8VDD 2CR 2Q3 2Q2

29、 2Q1 2Q0 2EN 2CP1CP 1EN 1Q0 1Q1 1Q2 1Q3 1CR VSS EN CP CR双双4位集成二进制同步加法计数器位集成二进制同步加法计数器CC4520CR=1时，异步清零。CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b)逻辑功能示意图(a)引脚排列图 16 15 14 13 12 11 10 974LS191 1 2

30、 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT0，CO/BO1时，RCCP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3(b)

31、逻辑功能示意图(a)引脚排列图 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端；D0D3是并行数据输入端；Q0Q3是计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，L

32、D端连接在一起，就可以了。2 2、二进制异步计数器、二进制异步计数器3位二进制异步加法计数器位二进制异步加法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序：/C nnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQC012时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由1变0时翻转，FF2在Q1由1变0时翻转。CPCP 001QCP 12QCP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接

33、成T型。111221100KJKJKJ CQ0 Q1 Q2Q0 Q1 Q21FF0 FF1 FF2CP1J C11K1J C11K1J C11K&驱动方程：电路图3位二进制异步减法计数器位二进制异步减法计数器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列顺序：/B nnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQB012CPQ0Q1Q2时钟方程：时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由0变1时翻转，FF2在Q1由0变1时翻转。CPCP 001QCP 12Q

34、CP 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。111221100KJKJKJ驱动方程：电路图CPQ0 Q1 Q2Q0 Q1 Q2 BFF0 FF1 FF2 C1 C1 C1&T触发器的触发沿连 接 规 律上 升 沿下 降 沿加 法 计 数1iiQCP1iiQCP减 法 计 数1iiQCP1iiQCP二进制异步计数器二进制异步计数器级间连接规律级间连接规律4位集成二进制异步加法计数器位集成二进制异步加法计数器74LS197 CP1 CP0 74LS197 Q0 Q1 Q2 Q3(b)逻辑功能示意图(a)引脚排列图 14 13 12 11 10

35、 9 874LS197 1 2 3 4 5 6 7VCC CR Q3 D3 D1 Q1 CP0CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/LD CRCR=0时异步清零。CR=1、CT/LD=0时异步置数。CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。

36、00000001001000110100 /1 /0 10011000011101100101/0 /0 /0 /0/0 /0 /0 /0排列顺序：/C nnnnQQQQ01233.3.2 十进制计数器十进制计数器1 1、十进制同步计数器、十进制同步计数器状态图输出方程：时钟方程：nnQQC03CPCPCPCPCP3210C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制同步十进制同步加法计数器加法计数器(a)10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ010001111000000101011

37、0010100100110000011010010001000110111nnQQ23次态卡诺图nnnnQQQQ0001011(b)11nQ的卡诺图00011110000000111011001011nnQQ23nnQQ01nnnnnnQQQQQQ101031100011110000100101011101001nnQQ23nnQQ01(c)12nQ的卡诺图nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110000010100011011000nnQQ23nnQQ01(d)13nQ的卡诺图nnnnnnnQQQQQQQ30301213状态方程nn

38、nnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&电路图比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011nnnQKQJQ1十进制同步减法计数器十进制同步减法计数器选用4个CP下降沿触发的JK触发

39、器，分别用FF0、FF1、FF2、FF3表示。/0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101/0 /0 /0 /0排列顺序：/B nnnnQQQQ0123状态图输出方程：时钟方程：nnnnQQQQB0123CPCPCPCPCP3210B 的卡诺图00011110001000100011001000nnQQ23nnQQ01(a)10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01nnQQ01000111100010010011011101000001001000110010011010

40、00010101nnQQ23nnnnQQQQ0001011(b)11nQ的卡诺图00011110000110100011111000nnQQ23nnQQ01nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213状态方程00011110000010101011011001nnQQ23nnQQ01(c)12nQ的卡诺图00011110001000100111001000nnQQ23nnQQ01(d)13nQ的卡诺图次态卡诺图Q0Q0

41、FF0 FF1 FF2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&比较，得驱动方程：将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100,1电路图nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQ303012132012031210102311001011nnnQKQJQ1十进制同步可逆计数器十进制同步可逆计数器集成十进制同

42、步计数器集成十进制同步计数器集成十进制同步加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是十进制同步加法计数器，而74161和74163是4位二进制（16进制）同步加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。74190是单时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。74192是双时钟集成十进制同步可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。把前面介绍的十进制加法计数器和十进制减法计数器用与或门组合起来，

43、并用U/D作为加减控制信号，即可获得十进制同步可逆计数器。选用4个CP上升沿触发的D触发器，分别用FF0、FF1、FF2、FF3表示。00000001001000110100 /1 /0 10011000011101100101/0 /0 /0 /0/0 /0 /0 /0排列顺序：/C nnnnQQQQ01232 2、十进制异步计数器、十进制异步计数器状态图输出方程：nnQQC03C 的卡诺图00011110000000100111001000nnQQ23nnQQ01十进制异步加法计数器十进制异步加法计数器CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10时序图

44、时钟方程CPCP 001QCP 12QCP FF0每输入一个CP翻转一次，只能选CP。FF1在t2、t4、t6、t8时刻翻转，可选Q0。FF2在t4、t8时刻翻转，可选Q1。FF3在t8、t10时刻翻转，可选Q0。03QCP(a)10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10状态方程nnQQ010(b)11nQ的卡诺图000111100001110110010nnQQ23nnQQ01nnnQQQ1311000111100001111010nnQQ23nnQQ01(c)

45、12nQ的卡诺图nnQQ212000111100001000110110nnQQ23nnQQ01(d)13nQ的卡诺图nnnQQQ1213nnnnnnQQDQDQQDQD1232213100nnnnnnnnnnQQQQQQQQQQ12132121311010DQn1比较，得驱动方程：Q0Q0 YFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1D C11D C1&CP&1D C1&1D C1电路图将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。十进制异步减法计数器十进制异步减法计数器选用4个CP上升沿触发的JK触发器，分别用

46、FF0、FF1、FF2、FF3表示。/0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101/0 /0 /0 /0排列顺序：/B nnnnQQQQ0123状态图输出方程：nnnnQQQQB0123B 的卡诺图00011110001000100011001000nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10时序图时钟方程CPCP 001QCP 12QCP FF0每输入一个CP翻转一次，只能选CP。FF1在t2、t4、t6、t8时刻翻转，可选Q0。FF2在t4、t8时刻翻转，可

47、选Q1。FF3在t8、t10时刻翻转，可选Q0。03QCP CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10(a)10nQ的卡诺图00011110001110100011001011nnQQ23nnQQ01状态方程nnQQ010(b)11nQ的卡诺图000111100001101111000nnQQ23nnQQ01nnnnnQQQQQ121311000111100001011110nnQQ23nnQQ01(c)12nQ的卡诺图nnQQ212000111100010001111000nnQQ23nnQQ01(d)13nQ的卡诺图nnnnQQQQ12313Q0Q0

48、 BFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1J C11K1J C11K&CP&1J C11K1J C11K11比较，得驱动方程：电路图将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。1111312322123100KQQJKJKQQJKJnnnn，nnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQ331213221211231100101111)(11nnnQKQJQ1CP1 R0A R0B NC VCC S0A S0B14 13 12 11 10 9 874LS90 1 2 3 4 5 6 7CP0

49、 NC Q0 Q3 GND Q1 Q274LS90S0A S0B R0A R0BQ0 Q3 Q1 Q2CP0CP1(a)引脚排列图(b)逻辑功能示意图集集成成十十进进制制异异步步计计数数器器74LS90输 入输 出R0A R0B S0A S0B CP0 CP113121110 nnnnQQQQ 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清零)0 0 0 0 (清零)1 0 0 1 (置 9)二进制计数五进制计数8421码十进制计数 5421码十进制计数3.3.3 N进制计数器进制计数器1 1、用同步清零端或置数、用同步清零端或置数端归

50、零构成端归零构成N进置计数器进置计数器2 2、用异步清零端或置数、用异步清零端或置数端归零构成端归零构成N进置计数器进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用

51、同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a)用同步清零端 CR 归零 74LS163nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求归零逻辑。D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1

52、 D2 D3 CTT CTP CP&11(b)用同步置数端 LD 归零 74LS163用74LS197来构成一个十二进制计数器。（1）写出状态SN的二进制代码。（3）画连线图。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求归零逻辑。D0D3可随意处理可随意处理D0D3必须都接必须都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(a)用异步清零端 CR 归零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b)用异步置数端 CT/LD 归零 74LS197用74LS

53、161来构成一个十二进制计数器。nnQQCR23SNS121100D0D3可随意处理可随意处理D0D3必须都接必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a)用异步清零端 CR 归零 74LS161用异步清零端CR归零用同步置数端LD归零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b)用同步置数端 LD 归零 74LS1613 3、提高归零可靠性的方法、提高归零可靠性的方法 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3

54、 CTT CTP CP&11&QQ 74LS161利用一个基本 RS 触发器将CR或0LD暂存一下，从而保证归零信号有足够的作用时间，使计数器能够可靠归零。CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP1 CP&1&QQCP0 74LS197使用 CP 下降沿触发的集成计数器时，电路中需增加一个反相器。4 4、计数器容量的扩展、计数器容量的扩展异步计数器一般没有专门的进位信号输出端，通常可以用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。CP1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CPCP0 74LS90(个位)N1=

55、10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BCP0 74LS90(十位)N2=10 CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(个位)Q0 Q1 Q2 Q3CP0 74LS90(十位)S9A S9B R0A R0B S9A S9B R0A R0B&CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(个位)N1=10 Q0 Q1 Q2 Q3CP0 74LS90(十位)N2=6 S9A S9B R0A R0B S9A S9B R0A R0B同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。同步计数器级联的方式有

56、两种，一种级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。另一种级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161(0)Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1)7

57、4LS161(2)D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161(0)Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1)74LS161(21在此种接线方式中，只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。本节小结：计数器是一种应用

58、十分广泛的时序电路，除计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。缺少的组成部分。计数器计数器可利用触发器和门电路构成。但在实可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。在用际工作中，主要是利用集成计数器来构成。在用集成计数器构成集成计数器构成N进制计数器时，需要利用清零进制计数器时，需要利用清零端或置数控制端

59、，让电路跳过某些状态来获得端或置数控制端，让电路跳过某些状态来获得N N进制计数器。进制计数器。3.4 寄存器寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。3.基

60、本寄存器基本寄存器1 1、单拍工作方式基本寄存器、单拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：012310111213DDDDQQQQnnnn2 2、双拍工作方式基本寄存器、双拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD00000123nnnnQQQQ（1）清零。

61、CR=0，异步清零。即有：012310111213DDDDQQQQnnnn（2）送数。CR=1时，CP上升沿送数。即有：（3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。3.4.2 移位寄存器移位寄存器1 1、单向移位寄存器、单向移位寄存器Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3并行输出4位右移移位寄存器CPCPCPCPCP3210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110

62、、时钟方程：驱动方程：状态方程：Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位时钟脉冲右移输出右移输入Q0 Q1 Q2 Q3输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1连续输入4个 1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时

63、钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3并行输出4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innnnnnnDQQQQQQQ13312211110、时钟方程：驱动方程：状态方程：Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位时钟脉冲左移输出左移输入DiQ0 Q1 Q2 Q3输入现态次态Di CPnnnnQQQQ3210 13121110 nnnnQQQQ说明1 1110 0 0 01 0 0 01 1 0 01 1 1 00 0 0 10 0 1

64、 10 1 1 11 1 1 1连续输入4个 1单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。2 2、双向移位寄存器、双向移位寄存器 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRMQ0 Q1

65、 Q2 Q3SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQQ13312211110M=0时右移M=1时左移(a)引脚排列图 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1 Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3(b)逻辑功能示意图 D0 D1 D2 D3 CR CP DSR3 3、集成、集成双向移

66、双向移位寄存位寄存器器7474LS194LS194CPMMCR 01工作状态0 1 0 0 1 0 1 1 1 0 1 1 1 异步清零保 持右 移左 移并行输入3.4.3 寄存器的应用寄存器的应用1 1、环形计数器、环形计数器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即将FFn-1的输出Qn-1接到FF0的输入端D0。根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3&1111 0000100001001001 1110011100110001001001011011 110001101101排列顺序：nnnnQQQQ3210能自启动的能自启动的4位环形计数器位环形计数器