铁路移频信号

《铁路移频信号》由会员分享，可在线阅读，更多相关《铁路移频信号（56页珍藏版）》请在装配图网上搜索。

1、摘要由于移频信号是一种调频信号，其波形为低频信号调制中心载频信号后产生的低端载频（下边频）和高端载频（上边频）两个交替变化的正弦交流信号。在测量移频信号的上、下边频及载波频率时，论文分析了铁路移频信号的特点，并根据其特点得出了移频信号的时域检测法测周期法。用此方法测量上、下边频，然后由上、下边频求中心频率的方法。论文利用宽电压、低功耗单片机的实现方案：利用CD4052、AD736和AD7705相配合，完成移频信号有效值的量程自动切换，从而实现0400V移频电压的测量；利用AT89C4051的定时器T捕获移频信号的零点，进而求出移频信号的一系列周期，分析这些周期，从而得出移频信号电压值、电流值、

2、移频信号（调频信号）的上边频、下边频、单频、低频、中心频率、中心周期至少八种信息的参数测量。关键词： 移频信号；测周期法；轨道电路；参数测量50The design of railway Frequency-shift detector Software DesignAbstractAs the frequency shift is a signal FM signal, its low-frequency signal waveform of the center carrier frequency modulation signal generated from the low-end c

3、arrier frequency (upper frequency) and the high-end carrier frequency (lower frequency) 2 alternating sinusoidal signal exchanges. In testing upper frequency, lower frequency, and carrier frequency, the paper analyzed the frequency shift of the signal characteristics, according to their characterist

4、ics and the frequency shift come in time domain signal detection- measuring cycle. With this method measurements, testing upper frequency and lower frequency then calculating center frequency is adopted.According this method a system of the single-chip which is low power and can work with wide volta

5、ge is given: the measuring scope of the RMS value is changed automatically by the chip AD7705 with the help of the CD4052;the zero point is captured by the time of the chip AT89C4051,and then a series of period of the signal is found the frequency-shift of the signal such as voltage of FSK signal, v

6、oltage of industrial and harmonic wave interference, upper frequency, lower frequency, carrier frequency and low frequency 8 messages frequency.Key Words: frequency-shift signal；the measuring cycle；track circuit；parameter measurement目 录1 绪论11.1 开发背景11.2 系统开发的意义11.3 开发者的主要工作21.4 论文的组织结构22 方案论证相关技术介绍3

7、2.1 铁路移频信号的原理32.2 移频信号的采集42.2.1 M法42.2.2 T法52.2.3 M/T法62.2.4 方案确定63 硬件电路设计73.1 硬件总体设计73.1.1 硬件原理框图设计73.1.2 系统特点83.2 硬件模块设计83.2.1 电源部分83.2.2 信号的采集及量程的选择83.2.3 A/D转换及有效值测量93.2.4 频率信号的调制94 软件设计分析104.1 系统总体设计104.2 电源电压低检测子程序114.2.1 硬件分析114.2.2 软件设计114.3 A/D转换设计124.3.1 A/D转换芯片分析124.3.2 A/D转换的硬件分析134.3.3

8、A/D转换初始化设计134.3.4 AD初始化164.3.5 读数据/写数据编程194.4 量程自动转换234.4.1 硬件分析234.4.2 软件设计234.5 频率信号采集264.5.1 硬件设计264.5.2 软件设计264.5.3 定时器设置与使用264.5.3 频率采集284.6 按键设计334.6.1 硬件分析334.6.2 软件设计334.7 显示部分设计364.8 滤波及放大电路的接入与切除425 调试445.1 程序调试应该注意事项445.2 程序调试时出现的问题44结论45参考文献46致谢47毕业设计（论文）知识产权声明48毕业设计（论文）独创性声明49附录1501 绪论1

9、 绪论1.1 开发背景铁路是国民经济的大动脉，它对于促进城乡物资交流，繁荣社会经济起着非常重要的作用。为了提高铁路的运输能力，除增加新干线，积极改革动力外，信号通信设施的技术改造以及新增干线通信设施的配套建设，大力发展铁路自动化，有着十分重要的意义。在铁路运输过程中，为了使列车的运输管理直接与信号设备发生关系，通常是把钢轨作为信号的传输导线，其间的轨缝用接续导线连接起来，在一定的轨道区段(1Km)两端的接缝上要装有绝缘，一端送电，另一端受电，构成了这样一段又一段的轨道电路。在我国轨道电路分为以下几种制式:交流轨道电路；移频轨道电路；相敏轨道电路；无绝缘轨道电路等。通常情况下钢轨的两轨之间的电压

10、为0.3V-15V，流经的电流为0.3A-15A，电路道渣阻抗一般为0.152-152，在移频轨道电路中，最小电压50mV，最小电流50mA。铁路信号又称铁道信号，是铁路上用的信号、连锁、闭塞等设备的总称。铁路信号的主要功能是保障行车安全和提高运输能力1。目前，我国轨道电路参数测试存在的问题是：测量铁路移频信号所用的仪器大多为机电工业通用测试仪器，其频率响应范围较窄，而轨道电路的被测信号均为特殊频率的信号，而机电工业通用测试仪表不能满足轨道电路信号检测的特殊要求，这既影响测试结果，又没有反映出铁路运输过程中的各种参数的大小及其动态相互关系。给行车安全、行车速度及行车密度带来极大的影响。因此研究

11、铁路轨道电路移频信号的综合参数测试已势在必行。1.2 系统开发的意义移频信号全称为移频键控信号，是一种频率调制信号，利用高频信号承载低频信号，通常选择（550850）Hz频率为中心频率，（7030）Hz频率为低频调制频率。每种移频信号代表了一定的速度信息，是现代铁路机车行驶中的速度控制信号，它可以准确确定列车的位置，与铁路机车安全运行有密切的关系。随着铁路信号技术的发展和先进设备的广泛应用，铁路信号已成为提高铁路区间和车站通过能力，增加铁路运输经济效益、改善铁路职工劳动条件的一种现代化管理手段和发展前沿的科学技术。铁路信号设备是铁路运输基础设备之一。犹如人的耳目和中枢神经，担负着路网上各种行车

12、设备状况的信息传输和调度指挥控西安工业大学北方信息工程学院毕业设计（论文）制的作用。列车控制系统的基础设施之一是地面轨道电路和机车信号，为保证提速列车和高速列车的安全运行，地面轨道电路和机车信号就要可靠、安全的工作， 因此定期检测轨道电路的电压、频率等参数，以判断轨道电路及其信号设备是否处于最佳工作状态，可以及时消除隐患，确保铁路安全行车，这就需要有可靠性高、准确度高的测试系统完成铁路信号的测试2。铁路移频信号实际上就是一种频率调制信号低频调制高频的信号，低频为速度控制信号，载波为运输低频信号之用。铁路移频信号以载频f0为中心，选择上、下边频偏频，可见在通道中传输的调制信号实际是受低频调制信号

13、控制做交替变换的上边频信号和下边频信号，二者交替变换一次叫一个周期T，这个周期T则为低频信号的周期3。因此移频信号的检测方法也就是移频信号的解调方法。1.3 开发者的主要工作本设计主要分为硬件部分和软件部分，硬件部分以单片机为核心控制器，外围由显示、按键、信号采集、滤波和解调等电路组成。软件部分以单片机C51编程,控制各个部分的功能操作。按键功能主要是切换屏幕以保证各种信息方便查阅，以及功能切换；LCD显示至少低频、中心频率、中心周期、电压值、电流值、上下边频七种信息；移频信号的有效值检测，可以通过量程选择、有效值转换（把交流信号转换为直流信号）、模数转换；移频信号的参数检测包括频率检测和电压

14、有效值检测，其中移频信号的频率检测参数包括移频信号的上边频、下边频、中心频率和低频，中心频率为上边频和下边频的平均值。1.4 论文的组织结构本论文的组织结构如下：第一章：介绍关于铁路移频信号检测仪的开发背景、开发意义以及开发者的主要工作。第二章：介绍了开发过程中所使用的相关技术，以及相应的方案。第三章：介绍了软件的测试过程。第四章：介绍了开发者在完成本软件后的心得体会。2 方案论证相关技术介绍2 方案论证相关技术介绍2.1 铁路移频信号的原理移频信号全称为移频键控信号（Frequency-Shift Keying），利用高频信号承载低频信号，具有抗干扰能力强、传输距离远等优点，是现代铁路机车行

15、驶中的速度控制信号。它可以准确确定列车的位置，与铁路机车安全运行有密切的关系4。在目前铁路移频自动闭塞系统中，采用的主要是移频键控信号。发送设备产生的高频正弦波（载波）经过低频矩形波调制成上下边频交替变化的移频信号，发送至钢轨，通过钢轨线路传输，接收端接收移频信息经解调后，根据低频信号控制机车。而移频键控信号广泛采用相位连续、二元键控的形式。当调制信号输出脉冲时，载频信号的频率为f1，当调制信号间隔时，载频信号的频率为f25。钢轨线路传送的是一种由f1 和f2 交替变换的移频波（调制波），其交替变换的速率即是调制信号的频率。移频信号波形图2-1。图2.1 移频信号波形图图中：f1为上边频，f2

16、为下边频。我国国产移频信号，载频为550Hz, 650Hz, 750Hz, 850Hz,频偏55Hz, 调制频率为11Hz, 15Hz, 20Hz, 26Hz。现在以650Hz载频为例，f1为 650+55=705Hz，f2为650-55=595Hz，即频偏位+55Hz。为防邻线及相邻闭塞分区的信号干扰，在频频率在550、650、750、850Hz 4种中选择，低频频率9.0-28.0Hz共18种，相邻低频频率间隔有0.5、1和1.5Hz 3种。根据技术标准，低频频率变化不大于0.12%，载频频率变化不大于0.15Hz6。则对应的FSK 信号的时域表达式为： (2.1)信号波形如图2.2所示。

17、西安工业大学北方信息工程学院毕业设计（论文）图2.2 信号波形2.2 移频信号的采集铁路移频信号频率的检测（即解调方法），从原理上讲可分为相干解调和非相干解调两种方法。从最佳接受的观点来看，相干解调具有最佳的抗干扰性能。然而相干解调要求接收端恢复出具有准确频率和相位的相干载波信号，在移频系统中是很难实现的，往往增加设备的复杂性，而实际性能又改善不多，所以移频系统往往不采用相干解调法，而采用非相干解调法。所谓非相干解调法，就是在接受端不需要相干信号，而根据移频信号本身的特点进行解调7。移频信号的非相干解调法有模拟法和数字法两种。模拟法常用的是限幅鉴频法。限幅鉴频法又分为适用于宽带信号的双失谐鉴频

18、器和适用于单频谐振槽路鉴频器8。数字法主要分为时域检测法和频域检测法。时域检测法，利用微型计算机和一些其它硬件配合，测出移频信号的一系列周期，然后分析这些周期，即可得出移频信号的频率参数。频域检测方法主要是频谱分析法，把时域信号转换到频域来分析，得出移频信号的频谱，根据移频信号的频率频谱特性，可以得出移频信号的频率参数。时域检测法测量精度较高、实时性较强、软硬件成本较低。频域检测法抗干扰能力强，但其运算量大，硬件成本较高9。2.2.1 M法M法是在给定的闸门时间Ts内测量被测信号的脉冲个数Nc，进行换算得出被测信号的频率fs10。以图2.3为例，把N除以T就可以得到信号的频率： Ts为常值 (

19、2.2)计数脉冲个数： Nc给定的闸门时间：Ts 图2.3 M法计数波形M法存在被测闸门内1个被测信号的脉冲个数误差，主要误差源是由于计数器只能进行整数计数而引起的1误差；对于测频法有： (2.3)其中fs1为标准频率信号。这种测量方法的测量精度取决于闸门时间和被测信号频率。当被测信号频率较低时将产生较大误差，除非闸门时间取得很大。所以这种方法比较适合测量高频信号的频率。但是，低频信号频率在9.0-28.0Hz之间，不属于高频范畴，所以此方法不适用。2.2.2 T法测周期法是将标准频率信号fs2送到计数器的计数输入端，而让被测频率信号fx2控制计数器的计数时间，所得的计数值N2与被测信号的频率

20、fx2有如下关系： (2.4)可参考图2.4。图2.4 T法计数波形T法也存在1个脉冲误差； (2.5)这种测量方法的测量精度取决于被测信号的周期和计时精度，当被测信号频率较高时，对计时精度的要求就很高。这种方法比较适合测量频率较低的信号。低频信号频率在9.0-28.0Hz之间，下边频最高800Hz左右，上边频最高900Hz左右，标准频率为1/1000000Hz，被测周期最低为1.1毫秒，计时精度为1微秒，相差1000倍，误差为千分之一，此方法比较可行。2.2.3 M/T法M/T法，通过测量被测信号数个周期的时间然后换算得出被测信号的频率，M/T法实际上就是将测量闸门信号与被测信号同步，使得实

21、际测量时间是被测信号周期的整数倍，所以M/T法又称为多周期同步测量法。设实际闸门时间为Ts，被测信号周期数为Nx，标准时钟计时值为Ns，频率为fs，则被测信号的频率测量值为： (2.6)M/T法中，相对误差与被测频率无关，即对整个测量频率域等精度测量；对标准时钟的计数值Ns越大则测量相对误差越小；提高门限时间Ts和标准时钟频率可以提高测量精度；在精度不变的情况下，提高标准时钟频率可以缩短门限时间，提高测量速度。可兼顾低频与高频信号，提高了测量精度。本方案虽然很好，但测量连续几个被测频率比较困难，有可能还会出现误差比较大的频率，影响采集精度。2.2.4 方案确定通过以上各种方案测量方法的比较我选

22、择用T法（测周期法），结合多次测量，去掉两端数值剩下求平均值的方法，对铁路移频信号频率进行检测，误差还会进一步降低，来保证采集精确度。3 硬件电路设计3.1 硬件总体设计移频信号检测仪主要由以下4部分组成：电源部分，人机接口部分，模拟信号处理部分，核心控制器部分组成。电源部分主要为便携式移频信号测试仪提供5的电源，由于本系统为便携式测试系统，因此采用2节干电池作为电源，采用MAX756芯片实现3/5伏升压变换，并采用7660S芯片实现+5伏到-5伏的电压变换。接口部分由液晶显示和按键组成，液晶显示用来显示被测参数，按键用来设置测试功能。模拟信号处理部分主要完成各种不同信号的频率参数和幅值参数的

23、测量主要包括AD转换及量程选择部分、信号处理部分、有效值转换部分、波形变换等四部分组成。被测信号为交流信号，交流信号需芯片AD736将交流信号的有效值转换为直流信号，6脚输出后然后再经过AD7705行进行模数转换。核心控制器采用经济型低价位的微控制器AT89C4051芯片。3.1.1 硬件原理框图设计硬件原理框图如图3.1所示。图3.1 硬件设计原理框图西安工业大学北方信息工程学院毕业设计（论文）3.1.2 系统特点该系统的主要特点为：本系统采用手持便携式外形，内装两节干电池组供电；采用液晶显示，体积小，重量轻，方便现场携带和使用；具有测量量程自动识别切换功能，不会因为测量档位选择不当造成仪表

24、损坏或错误读数；方便的人机接口，便于铁路工作人员进行操作，以便准确测量移频信号的各种参数；系统为便携式测试系统，因此供电芯片大都采用低功耗芯片，以节省电能，延长通电时间。3.2 硬件模块设计3.2.1 电源部分电源部主要为便携式移频信号测试仪提供士5的电源，主要有三部分构成: 电池部分、电源升压部分和正负电源变换部分。由于本系统为便携式测试系统，因此采用2节干电池作为电源， 采用MAX756芯片实现3/5伏升压变换，并采用7660S芯片实现+5伏到-5伏的电压变换11。3.2.2 信号的采集及量程的选择测量的时候根据信号的大小来选取不同的量程，这样才会达到准确测量的目的。我国移频信号的电压伏值

25、一般为0-400V，因此可划分为四个量程：Y0检测范围（40V-400V）Y1检测范围（4V-40V）Y2检测范围（0.4V-4V）Y3检测范围（0.04V-0.4V）量程选择采用CD4052多路开关，功能表如表3.1所示，通过CPU来控制它的A、B端口，自动选择合适的量程范围。表3.1 CD4052功能表BAY00110101Y0Y1Y2Y3量程被划分为四部分后，电压的检测是从最大量程开始选取，由大到小自动切换，这样不易损坏片子，而造成检测仪的损坏；也可以提高测量的精度。3.2.3 A/D转换及有效值测量由于铁路上的各种移频信号为交流信号，因此测量它必须先将交流信号转换成直流信号，而它又是模

26、拟信号，所以还必须经过模数转换，将它转换为数字信号，这样才能通过LCD（液晶显示）将各种信号准确的显示出来，因考虑到准确性、灵敏性和信号的频率特性，我采用AD736将交流信号转换成直流信号，采用AD7705将模拟信号转换为数字信号。经计算CD4052采集到的电压信号大小如下：Y0=（40V-400V）/2500=0.016V-0.16VY1=（4V-40V）/250=0.016V-0.16VY2=（0.4V-4V）/25=0.016V-0.16VY3=（0.04V-0.4V）/2.5=0.016V-0.16V当AD7705的电源电压为5V时，它可将输入信号范围 从 0+20mV到 0+2.5V

27、的信号进行处理，因此上面的电压是符合AD7705的采集范围的，适当时可已经过放大器放大，放大后的电压范围为0.32V3.2V，与AD7705所能处理的信号范围大体相符合。3.2.4 频率信号的调制采集到的频率信号，后面接了一个微分电路，它对于提高电路的稳定性起到了重要作用。信号经过微分电路后它的走向有两个方向，一路是经过LM2907和MAX7400，以及后面的微分电路，它是对低频信号处理，最终达到测量低频信号的目的。另一路则经过了一个低通滤波电路，它所处理的是载波信号，最终达到测量载波信号的目的，低通滤波的截止频率fp= 1/(2RC)=26.5KHz,它是为了去除毛刺，它的选取一般在信号频率

28、的十几倍到二十倍左右。4 软件设计分析4 软件设计分析4.1 系统总体设计本仪器的所有测量功能都是在处理器的控制下完成的，所有软件分为控制、管理和计算程序，它控制着整个系统测试过程正常工作。软件部分采用模块化设计方法，采用模块化设计方法便于编程和调试，也为今后的扩展提供了方便。主程序采用单片机C51语言编程，其子程序包括硬件初始化子程序、按键处理子程序、LCD显示处理子程序、模拟开关选通及量程自动转换子程序、AD转换子程序、电源电压低检测子程序、延时子程序等。当仪器上电后，处理器系统自动复位，然后进入仪器的初始化，初始化后自动进入信号的采集和处理，同时可以响应键盘信息，并进行相应的处理。系统主

29、程序流程图如图4.1所示。显示电源电压低检测AD初始化AD转换量程选择频率采集显示数据采集完毕扫描按键系统初始化开始图4.1 系统主程序流程图西安工业大学北方信息工程学院毕业设计（论文）主程序中，首先要进行初始化:变量初始化、I/0口初始化、液晶显示初始化、AD芯片初始化。进行完初始化后，通过电源电压低检测电路(芯片Max813L)判断电源电压是否过低。首先进行量程自动判断，当量程合适时，进行电压有效值测量，进而等待按键输入信号，执行按键选择的相应的处理子程序，进行对应的显示。4.2 电源电压低检测子程序4.2.1 硬件分析根据硬件电路的设计，在电路中MAX813L是专门用来实现电源电压检测的

30、芯片。它不仅能对+5V电源电压检测，还可以对其他电源电压(如12V，-5V)实现检测，如图4.2所示。图4.2 电源低检测电路实现两个功能：RESET接单片机的复位输入脚RESET。系统正常上电复位：电源上电时，当电源电压超过复位门限电压4.65V，RESET端输出200ms的复位信号，使系统复位。对+5v电源进行监视：PFI的门限电压是1.25V，若R1和R2分压结果使V1.25V，则PFO端呈现低电平。适当选择R1和R2的分压比，当Vcc一旦下降到阈值电压以下，PFO就从高电平跳变到低电平。4.2.2 软件设计当输入端PFI电压低于门限电压时，PFO端由高电平跳变为低电平，则程序可通过判断

31、P1.7口是否为低，如果（P1.7=0）为低则送显示电源电压不足标记，并使单片机进入低功耗模式。若（P1.7=1）不为低时，则不显示,如图4.3所示。显示电源不足判断P17口是否为高?NY单片机进入低功耗状态开始返回图4.3 电源低检测程序流程图其中setb idl；待机模式，setb pd；掉电模式，在此处我选用掉电模式进入低功耗状态。4.3 A/D转换设计4.3.1 A/D转换芯片分析AD7705 的串行数据接口包括5个接口, 其中片选输入/CS、串行时钟输入SCLK、数据输入DIN、转换数据输出口DOUT用于传输数据, 状态信号输出口DRDY用于指示什么时候输出数据寄存器的数据准备就绪。

32、当DRDY为低电平时, 转换数据可用；当DRDY为高电平时, 输出寄存器正在更新数据,不能读取数据。器件的A/D转换过程是按设定的数据输出更新速率连续进行的。任何操作都需要对相应片内寄存器送入新的编程指令。AD7705包括8个片内寄存器,均通过器件串行口访问。通信寄存器, 它的内容决定下一次操作是对哪一个寄存器进行读操作还是写操作,并控制对哪一个输入通道进行采样。所有与器件的通信都必须先写通信寄存器。上电或复位后,器件默认状态为等待指令数据写入通信寄存器。它的寄存器选择位RS2RS0 确定下次操作访问哪一个寄存器,而输入通道选择位CH1, CH0 则决定对哪一个输入通道进行A/D 转换或访问校

33、准数据。设置寄存器, 它是一个可读/写8位寄存器, 用于设置工作模式、校准方式、增益等等。时钟寄存器,它也是一个可读/写的8位寄存器,用于设置有关AD7705运行频率参数和A/D转换输出更新速率。数据寄存器,它是一个16位只读寄存器,它存放AD7705 最新的转换结果。值得注意的是,虽然它是一个16位的寄存器, 但实际上它是由两个8位的存贮单元组成的,输出时MSB在前,如果接收微控制器需要LSB在前, 例如8051系列, 读取的时候应该分两次读, 每次读出8位分别倒序, 而不是整个16位倒序。其他的寄存器分别是测试寄存器、零标度校准寄存器、满标度校准寄存器等, 用于测试和存放校准数据, 可用来

34、分析噪声和转换误差。4.3.2 A/D转换的硬件分析采用AT89C4051单片机控制AD7705, 对移频信号进行模数转换。此方案采用二线连接收发数据。AD7705 的/CS 端接地，始终保持低电平。/DRDY的状态通过监视与DRDY线相连的P1.6得到。AT89C4051配置为串行接口方式。其数据串口线RXD (P3.0)与AD7705 的DIN、DOUT 引脚连接在一起。时钟接口TXD（P3.1）与AD7705 的SCLK相连, 为传输数据提供时钟。无数据传送时, TXD 闲置为高电平，如图下图4.4。图4.4 A/D转换电路4.3.3 A/D转换初始化设计对AD7705的编程主要是设置各

35、类寄存器，包括通信寄存器、设置寄存器、数据寄存器等。通讯寄存器是一个8位寄存器，既可以读出数据也可以把数据写进去。所有与器件的通讯必须从写该寄存器开始，如下表4.1。表 4.1通讯寄存器各位的说明：/DRDYRS2RS1RS0R/WSTBYCH1CH000000000X：括号内为上电复位的缺省值/DRDY 对于写操作，必须有一个“0”被写到这位，以便通讯寄存器上的写操作能够准确的完成。如果“1”被写道这位，后续各位将不能写入该寄存器。它会停留在该位直到有一个“0”被写入该位。 一旦有“0”写到/DRDY位，以下的7位将被装载到通讯寄存器。RS2-RS0 寄存器选择位，如表4.2所示。这3个位选

36、择下次读/写操作在8个片内寄存器中的哪一个发生。表4.2 寄存器选择位RS2RS1RS0寄存器寄存器位数000011110011001101010101通讯寄存器设置寄存器时钟寄存器数据寄存器测试寄存器无操作偏移寄存器增益寄存器8位8位8位16位8位/24位24位R/W 读/写选择。这个选择下次操作时对选定的寄存器读还是写。“0”表示下次操作是写，“1”表示下次操作是读。STBY 等待模式。此位上写“1”，则处于等待或掉电模式。在这种模式下，器件消耗的电源电流仅为10uA。在等待模式时，器件将保持它的校准系数和控制字信息。写“0”，器件处于正常工作模式。CH1-CH0 通道选择。这2个位选择一

37、个通道以供数据转换或访问校准系数。校准寄存器0、1、2是用来存储校准系数的，如表4.3所示。表4.3 通道选择CH1CH0AIN（+）AIN（-）校准寄存器对00110101AIN1（+）AIN2（+）AIN1（-）AIN1（-）AIN1（-）AIN2（-）AIN1（-）AIN2（-）寄存器对0寄存器对1寄存器对0寄存器对2表中指出了哪些通道组合式具有独立的校准系数的。当CH1为逻辑1而CH0为逻辑0时，AD7705是输入脚在内部自己短路。这可以作为评估噪声性能的一种测试方法。在这种模式下，AIN1（-）输入端必须与一个器件允许的共模电压范围内的外部电压相连接。设置寄存器是一个8位的寄存器，它

38、既可以读数据又可以将数据写入。该寄存器必须先在通讯寄存器中选择后才能进行读或写。它主要用于选择工作模式和输入增益，如表4.4、4.5、4.6。表4.4 设置寄存器各位说明：MD1MD0G2G1G0B/UBUFFSYNC00000001MD1-MD0 工作模式选择。表4.5 工作模式选择MD1MD0工作模式00110101正常模式自校准零标度系统校准满标度系统校准G2-G0 增益选择位。表4.6 增益选择位G2G1G0增益设置0000111100110011010101011248163264128B/U 单极性/双极性工作。“0”表示选择双极性操作，“1”表示选择单极性工作。BUF 缓冲器控制

39、。“0”表示片内缓冲器短路，缓冲器短路后，电源电流降低。此位处于高电平时“1”，缓冲器与模拟输入串联，输入端允许处理高阻抗源。FSYNC 滤波器同步。该位处于高电平时，数字滤波器的节点、滤波器控制逻辑和校准控制逻辑处于复位状态下，同时，模拟调节器也被控制在复位状态下。当处于低电平时，调解器和滤波器开始处理数据，并在3*（1/输出更新速率）时间内产生一个有效字，FSYNC不影响数字接口，也不使/DRDY输出复位。6位只读寄存器，它包含了来自AD7705最新的转换结果。如果通信寄存器将器件设置成为对该寄存器写操作，则必定会实际上发生一次写操作以使器件返回到准备对通信寄存器的写操作，但是向器件写入的

40、16位数字将被AD7705忽略。4.3.4 AD初始化SCLK应系统初始化为高电平。在本系统中首先对AD7705写入控制字。对通信寄存器进行写操作，选择通道2，使AD7705处于工作状态，并设置下一次将写设置寄存器,如下表4.7。表4.7 通讯寄存器/DRDYRS2RS1RS0R/WSTBYCH1CH000010001则：00010001对应十六进制数为0X11。选择下一次操作是设置寄存器，进行写操作，STBY设置为0，让芯片处于为正常工作，选择通道1。对于该系统要求写入的设置寄存器控制字如下：写设置寄存器，选择单极性。如表4.8。表4.8 设置寄存器MD1MD0G2G1G0B/UBUFFSY

41、NC00000111则：00000111对应与十六进制数为0X07。选择正常工作模式，增益选择为增益1，单极性，缓冲器与模拟输入串联，输入端允许处理高阻抗源，不进行滤波同步。AD7705的写数据周期时序如下图4.5、4.6。图4.5 写周期时序其中，MSB为数据的最高位，LSB为数据的最低位。将0X11写入通信寄存器设置下一个写入的为设置寄存器和写操作，选择通道1将0X07写入设置寄存器选择正常工作模式，增益为1，单极性开始返回图4.6 AD初始化程序流程图AD7705初始化编程：void AD_init(void)write(0x11); /写通信寄存器，选择通道2，使7705处于工作状态。

42、并置下一次将写设置寄存器。write(0x07); /写设置寄存器，选择单极性AD7705读周期时序如图4.7、4.8所示。图4.7 读周期时序开始将0X39写入通信寄存器设置下一个写入的为数据寄存器和读操作，选择通道1读数据返回图4.8 AD 读设置程序流程图对于AD7705读数据时也要写入控制字。首先必须对通信寄存器进行写操作，选择通道2，使7705处于工作状态，并设置下一次读操作将在数据寄存器中发生。如表4.9。表4.9 写通讯寄存器/DRDYRS2RS1RS0R/WSTBYCH1CH000111001则：00111001对应十六进制数为0X39。选择下一次操作是数据寄存器，进行读操作，

43、STBY设置为0，让芯片处于为正常工作状态，选择通道1。AD转换读数据初始化程序：void AD_read()write(0X39);/写通讯寄存器控制字，读数据，下一次读操作将在数据寄存器中发生。AD_read();4.3.5 读数据/写数据编程a. 写数据AD7705采用的是串行数据传输方式，故在写入控制字时采用一次一位的写入方式，从最高位开始写入DATA里面并保存。程序编辑采用for（）循环指令，循环八次达到逐位写入数据的目的。根据AD7705的写周期时序图，时钟脉冲为低电平时将第八位数据写入数据寄存器中，然后令SCLK=1即 高电平，完成写一位数据。最后将数据位向左移动一位,A/D写程

44、序框图如图4.9。Y令SCLK为低电平判断n是否小于8?写入数据最高位n=0方式控制字左移一位n自加一令SCLK为高电平N延时开始返回图4.9 A/D写程序框图AD_write(char wb) char i; for(i=0;i8;i+) /一位一位写入数据，八位数据循环八次 SCLK=0; /时钟脉冲 delay(100); /高电平保持时间100ns DAT=wb&0x80; /将最高位的值赋给DIN端（P3.0） wb=wb1; /控制字向左移一位 SCLK=1; delay(100); /低电平保持时间100ns b. 读数据/DRDY端作为状态信号，输出寄存器中有新的数据字时，/D

45、RDY变为低电平。在输出寄存器数据更新前，若/DRDY变为高电平，则提示这个时候不读取数据,A/D读数据流程框图如图4.10。NYYY令SCLK为低电平判断n是否小于16?读出数据寄存器状态n=0DAT左移一位n自加一令SCLK为高电平N延时读设置DRDY是否为0?N判断是否为高?DAT最低位送1DAT最低位送0开始返回图4.10 A/D读数据流程框图void AD_read(void)while (DRDY); /是否转换结束for(i=0;i16;i+) /AD7705是16位分辨率A/D转换芯片 SCLK=0； delay(100)； SCLK=1；if(DOUT)DAT=DAT|0x0

46、001; /低位送1（从低位开始送数据）elseDAT=DAT|0x0000; /否则送0DAT=DAT50?采集一个单频周期D_time将D 赋给TY将单频周期D_time赋给D开始返回图4.16 上边频采集时刻获取程序流程图获得采样时刻需要不断的采集单频进行判断是否为上边频来临时刻，通过比较相邻的脉冲周期的大小取得。下边频的采集时刻与上边频相似，不再介绍。采集七个上变频周期：获取一个上边频采样时刻，采集连续七个单频依次存入一维数组table0i中，用于多次测量求平均值，减少误差。此方法同样用于下边频及低频的频率采集，如下图4.17所示。uchar D,T获得上边频采集时刻T=D_time采

47、集一个单频周期D_timei=SMALL?BIG=MIDZ=Z+BIGSMALL=MIDNNi自加一将table0i的值赋给变量MID将table0i的值赋给变量SMALLMIDBIG?NMIDSMAL?LZ=Z+SMALL上边频=5000/Zi7?N开始返回图4.18 上边频计算程序流程图4.6 按键设计按键部分有三个主要功能，屏幕换页、选择输入信号是电流源信号还是电压源信号、选择是要求滤波还是不需要滤波功能。4.6.1 硬件分析按键采用简单的上拉电阻和三个按键接地组成，分别接P1.0、P1.1、P3.7端口，如图4.19所示。图4.19 按键电路程序初始化时把P1.0 P1.1 P3.7初

48、始化为高电平，当有键按下时它们由高电平变成低电平，单片机以按键按后的状态来执行相应的功能。以低电平作为输入信号的特点在于：低电平比较稳定，可以接地，也可以是任一个小于2V的低电压信号都可以。所以在为了方便，简单采用直接接地的方法。只要是个低电平信号输入则都认为是有效信号输入。如果采用以高电平输入的方式时，输入电压必须是一定的电压量值，低于设定值的电压信号都不被认为是有效信号输入。所以采用拉低输入的方式简单，稳定。4.6.2 软件设计三个按键，当有任一个按键按下时，则相对应的4051的I/O端口就会由高电平变为低电平，CPU也将执行相应的功能程序。根据硬件电路，按键采用低电平输入信号。所以可以采用两次If语句判断是否有按键按下，中间经过延时去抖动，然后再调用相应的功能程序，如图4.20所示。判断是否有键按下即为低电平延时10ms判断是否有键按下即为低电平开始返回图4.20 按键去抖动程序流程图程序如下：if(!ky) /*按键是否按下*/