集成电路工艺个人总结

《集成电路工艺个人总结》由会员分享，可在线阅读，更多相关《集成电路工艺个人总结（25页珍藏版）》请在装配图网上搜索。

1、曹飞 个人版总结引言第一只晶体管第一只晶体管, AT&T Bell Lab, 1947第一片单晶锗, 1952第一片单晶硅, 1954 (25mm，1英寸)第一只集成电路（IC）, TI, 1958第一只IC商品, Fairchild, 1961摩尔定律晶体管最小尺寸的极限价格保持不变的情况下晶体管数每12月翻一番，1980s后下降为每18月翻一番；最小特征尺寸每3年减小70%价格每2年下降50%；IC的极限硅原子直径: 2.35 ；形成一个器件至少需要20个原子；估计晶体管最小尺寸极限大约为50 或0.005um，或5nm。电子级多晶硅的纯度一般要求含si99.9999以上，提高纯度达到99

2、.999999999.999999999%（9-11个9）。其导电性介于10-4-1010 。电子级高纯多晶硅以9N以上为宜。1980s以前半导体行业的模式1980s以前：大多数半导体公司自己设计、制造和测试IC芯片，如Intel，IBM1990s以后半导体行业的模式F&F模式，即Foundry(代工)+Fabless(无生产线芯片设计),什么是Foundry 有晶圆生产线，但没有设计部门；接受客户订单，为客户制造芯片；IC流程图: 接受设计订单芯片设计EDA编辑版图将版图交给掩膜版制造商制造晶圆芯片测试芯片封装硅片制备与高温工艺单晶生长：直拉法 区熔法高温工艺:氧化，扩散，退火。Si集成电路

3、芯片元素组成半导体（衬底与有源区）：单晶Si杂质（N型和P型）：P (As)、B导体（电极及引线）：Al、Wu（Cu 、Ti）、poly-Si绝缘体（栅介质、多层互连介质）：SiO2、Si3N4硅的重要性储量丰富，便宜；（27.6）SiO2性质很稳定、良好介质，易于热氧化生长；较大的禁带宽度（1.12eV），较宽工作温度范围硅提纯 I的工艺步骤、化学反应式及纯度从石英砂到硅锭石英砂（SiO2)冶金级硅(MGS)HCl与MGS粉反应形成TCS（trichlorosilane：氯硅烷）利用汽化和冷凝提纯TCSTCS与H2反应形成多晶硅(EGS)熔融EGS和拉单晶硅锭从硅锭到硅片单晶硅锭整型切片磨片

4、倒角刻蚀抛光清洗检查包装化学反应式硅提纯I多晶硅淀积直拉法的拉晶过程拉晶过程熔硅引晶（下种）收颈放肩直拉法的拉晶过程中收颈的作用目的：抑制位错从籽晶向晶体延伸直拉法与区熔法的对比直拉法，更为常用(占75以上)便宜更大的圆片尺寸(300mm已生产)剩余原材料可重复使用位错密度：0104cm2区熔法高纯度的硅单晶(不使用坩锅)（电阻率2000-mm）成本高，可生产圆片尺寸较小(150mm)主要用于功率器件位错密度：103105cm2定位边或定位槽的作用识别晶向、导电类型及划片方向 硅片（晶锭）机械加工定位的参考面；硅片装架的接触位置外延的定义：外延、外延层、外延片、同质外延、异质外延外延层：单晶衬

5、底上单晶薄膜层外延：同质外延和异质外延同质外延：衬底与外延层为相同晶体，晶格完全匹配异质外延：衬底与外延层为不同晶体，晶格不匹配双极晶体管（电路）和CMOS器件（电路）中外延层的应用双极晶体管（电路）中外延层的应用高阻的外延层可提高集电结的击穿电压低阻的衬底（或埋层）可降低集电极的串联电阻CMOS器件（电路）中外延层的应用 减小pnpn寄生闸流管效应降低漏电流Si外延的源材料Si源气体：SiH4(硅烷), SiH2Cl2(二氯硅烷), SiHCl3(三氯硅烷), SiCl4(四氯硅烷) 掺杂剂N型掺杂剂：PH3, AsH3P型掺杂剂：B2H6分子束外延（MBE）的特点高温工艺设备小结高温工艺通

6、常使用炉管反应室；反应炉通常由控制系统、气体输运系统、反应腔、装卸片系统和尾气处理系统构成立式炉管使用最广泛，因为其占地面积小、污染控制好、维护量小温度控制的精确性和均匀性对于高温工艺的成功至关重要氧化膜在IC中的应用掺杂阻挡层表面钝化(保护) 隔离层栅氧化层MOS电容的介质材料各种氧化层在工艺中的应用、厚度及工艺掺杂阻挡氧化层应用Much lower B and P diffusion rates in SiO2than that in SSiO2can be used as diffusion mask表面钝化(保护)氧化层应用Pad Oxide衬垫（缓冲）氧化层, Screen Oxid

7、e屏蔽氧化层Sacrificial Oxide牺牲氧化层, Barrier Oxide阻挡氧化层Normally thin oxide layer (150) to protect silicon defects from contamination and over-stress器件隔离氧化层应用Electronic isolation of neighboring devicesBlanket field oxideLocal oxidation of silicon (LOCOS)Thick oxide, usually 3,000 to 10,000 栅氧化层应用Gate oxide:

8、 thinnest and most critical layerCapacitor dielectric1号液和2号液的配方及作用SC-1NH4OH:H2O2:H2O with 1:1:5 to 1:2:7 ratio at 70 to 80to remove organic contaminants.(1号液)SC-2-HCl:H2O2:H2Owith 1:1:6 to 1:2:8 ratio at 70 to 80 to remove inorganic contaminates.(2号液)颗粒、有机粘污、无机粘污及本征氧化层的清洗Pre-oxidation（预氧化） Wafer Cle

9、an Organic（有机）RemovalStrong oxidants remove organic residuesH2SO4:H2O2or NH3OH:H2O2followed by DI H2O rinse. High pressure scrub or immersion in heated dunk tank followed by rinse, spin dry and/or dry bake (100 to 125 C).Pre-oxidation Wafer Clean Inorganic（无机）RemovalHCl:H2OImmersion (浸入)in dunk tank

10、 followed by rinse, spin dry and/or dry bake (100 to 125)Pre-oxidation Wafer Clean Native Oxide Removal（本征氧化层）HF:H2OImmersion(浸入)in dunk tank or single wafer vapor etcher followed by rinse, spin dry and/or dry bake (100 to 125)SiO2生长的迪尔-格罗夫模型干氧氧化和湿氧氧化的特点与应用干（氧）氧化氧化剂：干燥的O2Si+O2SiO2O来源于提供的氧气；Si来源于衬底硅圆

11、片O2通过表面已有的氧化层向内扩散并与Si反应生长SiO2氧化膜越厚，生长速率越低干氧化速率最低湿（氧）氧化氧化剂：O2携带H2OSi+O2SiO2Si+ 2H2O SiO2+ 2H2湿氧化的生长速率介于水汽氧化与干氧化之间实际氧化工艺：干氧+湿氧+干氧氧化工艺应用干氧化，薄氧化层（1000A）MOS栅氧化层（30120A）-衬垫氧化层（100200A），-屏蔽氧化层（200A），牺牲氧化层（1000A），等等湿氧化，厚氧化层场氧化层（30005000A）扩散掩膜氧化层（4001200A）掺氯氧化的作用Cl 可以减少氧化层中的可动离子（如Na+）MOS栅极氧化中广泛采用氧化速率提高（15）影响

12、氧化速率的因素温度湿氧化或干氧化厚度压力硅片晶向(或)硅中杂质氧化速率与温度氧化速率对温度很敏感，指数规律温度升高会引起更大的氧化速率升高氧化速率与圆片晶向表面的氧化速率高于表面原因：表面的Si原子密度高氧化速率与杂质浓度掺杂浓度越高，氧化层生长速率越高Si-SiO2界面特性替位式扩散、间隙式扩散、扩散系数在Si-SiO2界面有四种不同类型的电荷：（1）可动离子电荷（2）氧化层固定电荷（3）界面陷阱电荷（4）氧化层陷阱电荷杂质再硅晶体中的主要扩散机构有：间隙式扩散、替位式扩散。替位式扩散：杂质从一个晶格位置运动到另一个晶格位置上称为替位式扩散间隙式扩散：杂质从一个间隙位置到另一个间隙位置上的运

13、动称为间隙式扩散两步扩散工艺两步法扩散分预淀积和再分布两步进行，第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面浓度扩散方式在硅片便面扩散一薄层杂质原子，目的在于确定进入硅片的杂质总量。第二步称为主扩散或再分布或推进扩散，在较高的温度下，采用很定杂质总量扩散方式，让淀积在表面的杂质继续往硅片中扩散，目的在于控制扩散深度和表面浓度。扩散的局限性与应用扩散技术的主要缺陷扩散是各向同性的，掩膜下方也会有杂质横向扩散不能独立控制结深和掺杂浓度扩散应用主要用在阱注入后的推进工艺离子注入后为什么要退火高能离子损伤晶体结构非晶硅有很高的电阻率需要外部能量如热使其恢复单晶结构只有在单晶结构中杂质才能被激

14、活RTP（快速热退火）的优点快速升温(75 to 150 C/sec)更高温度(up to 1200 C)过程快速使杂质扩散最小化热预算的更好控制（节约能源）更好的圆片间均匀性控制薄膜淀积真空蒸发法蒸发源加热方式电阻加热电子束加热激光加热高频感应加热溅射的工作原理与特点原理；具有一定能量的入射离子对固体表面轰击时，入射离子与固体表面原子碰撞发生能量和动量的转移，将固体表面的原子溅射出来直流溅射特点：只适于金属靶材。磁控溅射特点：淀积速率最高。RF溅射特点：适于各种金属与非金属靶材。PVD 与 CVD对比CVD：衬底表面发生化学反应PVD：衬底表面不发生化学反应CVD: 更好的台阶覆盖性(50%

15、 to 100%) 和空隙填充能力PVD: 台阶覆盖性差( 15%) 和空隙填充能力差PVD 源: 固态材料CVD 源: 气体或蒸汽CVD氧化硅与热生长氧化硅对比热生长氧化硅O来源于气源，Si来源于衬底氧化物生长消耗硅衬底高质量CVD 氧化硅O和Si都来自气态源淀积在衬底表面生长温度低（如PECVD）生长速率高CVD介质薄膜的应用浅槽隔离(STI):undopedsilicon dioxide glass, USG侧墙隔离：USG金属前介质(PMD）：PSG or BPSG金属层间介质(IMD/ILD）：USG or FSG钝化介质(PD）：Oxide/NitrideCVD的基本过程 传输吸附

16、化学反应淀积脱吸逸出CVD生长的两种极限：表面反应控制与质量输运（传输）控制表面反应控制型化学反应速率不能满足反应剂扩散和吸附的速率，反应剂堆积在衬底表面等待反应；淀积速率反应速率淀积速率对温度很敏感质量输运控制型表面化学反应速率足够高，当反应剂被吸附在衬底表面时会立即反应淀积速率D dn/dx淀积速率对温度不敏感淀积速率主要受到气体流速的控制CVD 的三种类型及各自的应用APCVD 常压化学气相淀积LPCVD 低压化学气相淀积PECVD 等离子体增强化学气相淀积CVD淀积速率G与温度T的关系低温下，hgks，反应控制过程，故G与T呈指数关系；高温下，hgks，质量输运控制过程，hg对T不敏感

17、，故G趋于平稳。离子注入离子注入与热扩散的对比离子注入的两种阻挡机制核碰撞和电子碰撞避免沟道效应的方法倾斜硅片, 7最常用屏蔽氧化层（无定形）注入前预先无定型处理离子注入机的原理离子注入工艺的应用及技术趋势离子注入工艺CMOS工艺应用CMOS离子注入的工艺要求离子注入工艺的评价。技术趋势超浅结(USJ)绝缘体上硅(SOI)等离子体沉浸离子注入(PIII)SOI的优势芯片速度更快，耗电更少电路密度提高SOI尤其在RF与SoC方面表现出色SOI圆片的制造：智能剥离与注氧隔离离子注入特点：注入温度低掺杂数目受控横向扩散小不受固溶度限制注入深度随离子能量增加而增加适合化合物掺杂光刻与刻蚀工艺（曝光、刻

18、蚀）光刻的需要及光刻三要素高分辨率光刻胶高光敏性精确对准正胶与负胶的比较光刻工艺的10个步骤（1） 硅片清洗 （2）预烘和底膜涂覆（3）涂光刻胶（4）前烘（5）对准（6）曝光（7）后烘（8）显影（9）坚膜（10）图形检测前烘、后烘及坚膜工艺目的（作用）的比较前烘作用: 促进胶膜内溶剂充分挥发，使胶膜干燥；增加胶膜与SiO2 （Al膜等）的粘附性及耐磨性后烘作用：平衡驻波效应，提高分辨率。坚膜的作用蒸发PR中所有有机溶剂提高刻蚀和注入的抵抗力提高光刻胶和表面的黏附性聚合和使得PR更加稳定PR流动填充针孔4种曝光机接触式曝光机接近式曝光机投影式曝光机步进式曝光机分辨率与波长及NA的关系（最小线宽）

19、R由曝光系统的光波长和数值孔径NA决定，R=K1/NAK1为系统常数, 光波长, NA = 2r0/D；NA: 凸镜收集衍射光的能力如何提高分辨率？提高NA 更大的凸镜, 可能很昂贵而不实际减小DOF（焦深），会引起制造困难减小光波长开发新光源, PR和设备波长减小的极限：UV到DUV, 到EUV, 到X-Ray减小K1 相移掩膜移相掩模的原理与应用移相掩模是一种双层设计结构,通过利用干涉技术抵消某些衍射效应,可使光刻分辨率的改进达到25%100%两种紫外线和三种深紫外线的名称、波长及对应的最小特征尺寸汞灯i-line, 365 nm：常用在0.35 m光刻DUV KrF受激准分子激光器, 2

20、48 nm：应用0.25 m, 0.18 m and 0.13 m光刻ArF受激准分子激光器,193 nm：应用: 0.13 mF2受激准分子激光器：157 nm：仍处于研发阶段, 0.10 m应用157 nm F2激光器光刻：使用相移掩膜, 即使0.035 m 都是可以的下一代光刻超紫外X射线电子束干法刻蚀与湿法刻蚀的对比湿法刻蚀的优点高选择性设备成本较低批处理, 高产量湿法刻蚀的缺点各向同性不能刻蚀3m以下图形化学品使用量高化学品危险干法刻蚀优点：各向异性腐蚀强；分辨率高；刻蚀3m以下线条湿法刻蚀SiO2、Si、Poly-Si及Si3N4的配方及反应式湿法刻蚀SiO2常用配方(KPR胶）：

21、HF: NH4F: H2O=3ml:6g:10ml (HF溶液浓度为48)SiO2+ 6HF H2SiF6 + 2H2O湿法刻蚀Si、Poly-SiHNO3-HF-H2O(HAC)混合液湿法刻蚀Silicon Nitride热(150 to 200 C) 磷酸H3PO4溶液干法刻蚀的原理与种类 等离子体刻蚀：化学性刻蚀溅射刻蚀：纯物理刻蚀反应离子刻蚀（RIE）：结合、干法刻蚀SiO2、Si、Poly-Si及Si3N4的腐蚀剂刻蚀气体：CF4 、BCl3、CCl4、CHCl3、SF6金属化与多层互连金属化的应用、三种最常用的金属及三种不同的金属化方法应用栅电极材料金半接触电极材料互连材料常用的金

22、属性材料掺杂的poly-Si金属硅化物金属合金金属化方法多晶硅重掺杂，LPCVD淀积金属硅化物-淀积合金=淀积（PVD,CVD）集成电路对金属化的基本要求1. 形成低阻欧姆接触；2. 提供低阻互连线；3. 抗电迁移；4. 良好的附着性；5. 耐腐蚀；6. 易于淀积和刻蚀；7. 易键合；8. 层与层之间绝缘要好90年代CMOS标准金属化：栅材料，接触孔（通孔）填充材料，阻挡层（势垒层）、黏附层、焊接层、及防反射层材料，互连材料，金半接触电极材料及工艺Al-Si接触的尖楔现象、影响及抑制Al/Si接触的尖楔现象：Si在Al中的溶解度及快速扩散影响：PN结穿刺 Al刺穿过掺杂PN结，使源/漏与衬底短

23、路抑制：400 热退火在Si-Al界面形成Si-Al合金Al的电迁移现象、影响及抑制电迁移：大电流密度下发生质量（离子/晶粒）输运现象：在阳极端堆积形成小丘或须晶，造成电极间短路；在阴极端形成空洞，导致电极开路影响；电迁移使金属线变窄变薄残留引线中电流密度更高电迁移影响IC的可靠性电迁移抑制少量铜与铝形成的合金将大大提供Al对电迁移的抵抗，铜作为Al晶粒间的粘合剂，防止Al晶粒因电子轰击而迁移Al-Cu (0.5%) 最常用使用Al-Si-Cu 合金TiN的作用TiN：阻挡层，防止W扩散TiN：粘合层，帮助W与SiO2表面粘合在一起TiN：防反射涂层ARC（Anti-reflection co

24、ating），防止反射提高光刻分辨率Cu淀积的大马士革镶嵌工艺 在低K介质层上刻蚀出Cu互连线用的沟槽； CVD淀积一层薄的金属势垒层：防止Cu的扩散 溅射淀积Cu的籽晶层：电镀或化学镀Cu需要 沟槽和通孔淀积Cu：电镀或化学镀；400下退火； Cu的CMP。工艺集成MOS IC与双极IC的隔离MOS集成电路的隔离：LOCOS隔离工艺；侧墙掩蔽的隔离工艺；浅槽隔离等.双极集成电路的隔离：pn结隔离工艺；深槽隔离工艺.防止寄生场效应晶体管开启及提高寄生晶体管阈值电压的工艺方法防止寄生场效应晶体管开启的方法提高寄生场效应晶体管的阈值电压使寄生场效应晶体管的阈值电压高于集成电路的工作电压4提高寄生晶

25、体管阈值电压的方法1）、增加场区SiO2的厚度；（但是过厚的氧化层将产生过高的台阶，从而引起台阶覆盖的问题）2）、增大氧化层下沟道的掺杂浓度，即形成沟道阻挡层局部氧化（LOCOS）、侧墙掩蔽的隔离（SWAMI）及浅槽隔离（STI，Shallow Trench Isolation）工艺的特点、工艺流程及示意图局部氧化工艺优点：1.可以减小表面的台阶高度；2.和高浓度杂质注入是一次光刻完成的缺点：1、鸟嘴侵蚀有源区；2、不利于后序工艺中的平坦化；3、杂质重新分布。 P阱、N阱工艺特点P阱工艺：易实现nMOS和pMOS的性能匹配，适于静态逻辑电路n阱工艺：易获得高性能的nMOS，适于微处理器、DRA

26、M熟悉双阱CMOS IC工艺流程1）硅片准备2）阱的制备3）场区隔离：4）CMOS器件形成5）多层金属互联6）后部封装工艺熟悉标准埋层双极集成电路工艺流程标准埋层双极集成电路工艺流程1）、衬底准备2）、埋层的制备3）、外延层生长4）、隔离区的形成（第二次光刻）5）、收集极接触的制备（第三次光刻）6）、基区的形成（第四次光刻）7）、发射区的形成（第五次光刻）8）、金属接触和互联（第六、七次光刻）9）、后续封装工艺CMOS工艺流程了解1960s、1970s和1980s集成电路工艺的特点 熟悉1990sCMOS工艺的特点：特征尺寸、衬底、隔离、光刻、刻蚀、退火、W塞及平整化1990s CMOS Te

27、chnology Photolithography G-line, I-line (365 nm), and DUV 248 nm Positive photoresist Steppers replaced projection printer Track-stepper integrated systems Plasma etches for patterned etch Wet etches for blanket film stripping Vertical furnaces smaller footprints, better contamination control. RTP

28、systems post-implantation annealing silicide formation, faster, better process and thermal budget control. DC magnetron sputtering replaced evaporation Multi-layer metal interconnection W CVD and CMP (or etch back) to form plugs Ti and TiN barrier/adhesion layer for W Ti welding layer for Al-Cu to r

29、educe contactresistance TiN ARC BPSG was popularly used as PMD. DCVD: PE-TEOS and O3-TEOS STI, sidewall spacer, PMD, and IMD DCVD: PE-silane PMD barrier nitride, dielectric ARC, and PD nitride Tungsten CMP to form plug Dielectric CMP for planarization Cluster tools became very popular Single wafer processing systems improvewafer-to-wafer uniformity control Batch systems is still commonly employedin many non-critical processes for their highthroughput.