《数电门电路》PPT课件.ppt

《《数电门电路》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《数电门电路》PPT课件.ppt（67页珍藏版）》请在装配图网上搜索。

1、1,第三章 Logic Gate Circuit, 3.1 概述, 3.2 半导体二极管和三极管的 开关特性, 3.4 TTL集成门电路, 3.6 CMOS门电路, 3.3 最简单的与、或、非门电路,2, 3.1 概述,门电路是用以实现逻辑关系的电子电路，与我们所讲过的基本逻辑关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。,在数字电路中，一般用高电平代表1、低电平代表0，即所谓的正逻辑系统。 反之，用高电平代表0、低电平代表1，即所谓的负逻辑系统。,3,只要能判断高低电平即可,K开-Vo=1, 输出高电平 K合-Vo=0, 输出低电平,可用三极管代替,构成门电路的核心器件是半

2、导体器件,4, 3.2 半导体器件的开关特性,二极管：死区电压=0 .5V，正向压降0.7V(硅二极管) 理想二极管：死区电压=0 ，正向压降=0,截止： ui 死区电压， ID=0 二极管相当于开关断开。,3.2.1 二极管的开关特性：,导通：ui死区电压， UD =二极管正向压降二极管相当于开关闭合。,5,3.2.2三极管的开关特性：,饱和区：发射结正偏，集 电结正偏。即：UCEUBE ， IBIC，UCE0.3V C、E间相当于开关闭合。,截止区： UBE 死区电压， IB=0 ， IC=ICEO 0 C、E间相当于开关断开。,6,3.2.3MOS管的开关特性：,恒流区：UGSUth ，

3、 UDS 0V D、S间相当于开关闭合。,夹断区： UGS Uth， ID=0 D、S间相当于开关断开。,7,(1)当输入电压uI分别为5V和0V时，求输出响应uO(设UBE=0.7V ) (2)写出它的逻辑符号。,例1：晶体管门电路如图所示，已知UCC=5V，RC=3K， RB=3K，=100 ，求：,8,(1)当输入电压uI为0V时,由于发射结零偏置，三极管截止， uO= UCC=5V,(2)当输入电压uI为5V时,由于发射结正偏，三极管导通，假设三极管工作在放大状态，则,所以三极管工作在饱和状态，VO=0.3V。,而集电极饱和电流：,9,门 (电子开关),满足一定条件时，电路允 许信号通

4、过 开关接通 。,开门状态：,关门状态：,条件不满足时，信号通不过 开关断开 。,10,开关 作用,二极管,反向截止：,开关接通,开关断开,三极管（C,E),饱和区：,截止区：,开关接通,开关断开,正向导通：,11, 3.3 分离元件门电路,3.3.1 二极管与门,2. 工作原理,Da Db,UY,Ua Ub,0 0 0 3v 3v 0 3v 3v,3. 真值表（状态表）,4. 输出函数式,Y=AB,5. 逻辑符号,&,Y,导通,导通,导通,导通,导通,导通,截止,截止,0.7V,0.7V,0.7V,3.7v,AB,1. 电路组成（以二输入为例）,设：VCC=5V，,UIH=3v,UIL=0v

5、,二极管正向压降0.7V。,12,1. 电路组成(以二输入为例),2. 工作原理,Ua Ub 0 0 0 3v 3v 0 3v 3v,3.真值表,4.输出函数式,Y=A+B,5.逻辑符号,截止,截止,截止,截止,导通,导通,导通,导通,Da Db,UY,2.3v,2.3v,2.3v,Y,AB,1,0,3.3.2 二极管或门,13,Vcc,3. 真值表,A 0 1,Y 1 0,4.输出函数式,5.逻辑符号,2.工作原理,注：为了保证在输入低电平时三极 管可靠截止，常将电路接成上图形式。由于接入了负电源VEE，即使输入低电平信号稍大于零，也能使三极管的基 极为负电位，使三极管可靠截止，输出为高电平

6、。,1.电原理图,Ua,0,3v,T,截止,饱和,UY,0,3.3.3 三极管非门,14,3.3.4 其它门电路,一、 其它门电路,其它门电路有与非门、或非门、同或门、异或门等等,比如：,二、 门电路的“封锁”和“打开”问题,当C=1时，Y=AB.1=AB,与门打开，与功能成立。,当C=0时，Y=AB.0=0,与门封锁，与门不能工作。,当C=1时，Y=A+B+1=1,或门封锁，或门不能工作。,当C=0时，Y=A+B+0=A+B,或门打开，或功能成立。,能“打开”或者“封锁”门电路的信号叫“控制信号”。,控制信号的输入端叫“控制端”，或“使能端”。,与门、与非门可用“0”封锁，用“1”打开；,或

7、门、或非门可用“1”封锁，用“0”打开；,15,与非门,16,分离元件门电路缺点,1、体积大、工作不可靠。,2、需要不同电源。,3、各种门的输入、输出电平不匹配。,17,3.4 TTL门电路,数字集成电路：在一块半导体基片上制作出一个完整的逻辑电路所需要的全部元件和连线。使用时接：电源、输入和输出。数字集成电路具有体积小、可靠性高、速度快、而且价格便宜的特点。,TTL型电路：输入和输出端结构都采用了半导体晶体管，称之为: Transistor Transistor Logic。,18,100个以下：小规模集成电路 ( Small Scale Integration :SSI ),几百个：中规模

8、集成电路 （Medium Scale Integration :MSI ),几千个：大规模集成电路 （ Large Scale Integration :LSI ),一万个以上：超大规模集成电路 （ Very Large Scale Integration :VLSI ),名称,19,3.3.1 TTL非门的基本原理 (Transistor- Transistor-Logic) TTL集成电路命名规则,与分离元件电路相比，集成电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为DTL、TTL、MOS管等集成门电路。,20,TTL非门的内部

9、结构,输入级,倒相级,输出级,21,1、输入为低电平（0.2V）时,不足以让 T2、T5导通,1V,22,1、输入低电平（0.2V）,1V,uo=VCC-uR2-ube4-uD2 高电平！,23,2、输入为高电平（3.4V）时,电位被钳 在2.1V,反偏,1V,24,2、输入为高电平（3.4V）时,UO=0.3V,此电路,TTL非门（反相器）,25,有关电流的技术参数,26,多反射结 结构,TTL与非门的内部结构,27,TTL与非门的改进电路（74H系列）,三极管复 合结构提 高驱动负 载能力,28,一、电压传输特性,3.4.2 TTL非门的特性和技术参数,测试电路,29,UOL,(0.3V)

10、,传输特性曲线,UOL,(0.3V),阈值UT=1.4V,理想的传输特性,输出高电平,输出低电平,30,1、输出高电平UOH、输出低电平UOL,UOH2.4V UOL 0.4V 便认为合格。,典型值UOH=3.4V UOL 0.3V 。,2、阈值电压UT,uiUT时，认为ui是低电平。,uiUT时，认为ui是高电平。,UT=1.4V,31,二、输入、输出负载特性,1、前后级之间电流的联系,32,前级输出为 高电平时,前级,后级,流出前级电流IOH（拉电流）,33,前级输出为 低电平时,前级,后级,流入前级的电流IOL 约 1.0mA (灌电流),34,灌电流的计算,35,2、扇出系数,扇出系数

11、为门电路输出驱动同类负载门的个数,前级输出为 高电平时,例如：,前级,后级,36,前级,前级输出为 低电平时,后级,37,输出低电平时，流入前级的电流（灌电流）：,输出高电平时，流出前级的电流（拉电流）：,38,例2：如图电路，已知 74S00门电路GP参数为： IOH/IOL=1.0mA/-20mA IIH/IIL=50A/-1.43mA 试求门GP的扇出系数N是多少？,39,求此类问题时，要对门P输出的高低电平情况分别进行讨论。,门P输出的低电平时，设可带门数为NL：,门P输出的高电平时，设可带门数为NH：,扇出系数=7,40,3、输入端负载特性,“1”,“0”？,假设某输入端接一电阻,4

12、1,R较小时,uiUT T2不导通，输出高电平。,42,R增大,Ruiui=UT时，输出低电平。,R临界=0.69k 0.7k,43,实际上， R临界 0.7k又称之为关门电阻 Roff,相对应的，有开门电阻Ron,Ron=2.5 k,当RRon时，相当于输入高电平； 当RRoff时，相当于输入低电平； 若RoffRRon，则TTL器件处于不正常状态，这种情况一般不允许。,44,例3：判断如图TTL电路输出为何状态？,10K,Y0=0 Y1=1 Y2=0,Y0,Y1,Y2,45,例4：判断如图TTL电路输出为何状态？,Y1=0 Y2=0,46,以上分析说明： 悬空的输入端相当于接高电平。为了防

13、止干扰，一般将悬空的输入端接高电平。,TTL与非门在使用时多余输入端处理：,1. 接+5V。,2. 若悬空，UI=“1”。,3. 输入端并联使用。,47,1、TTL门输入端悬空的相当于接高电平。,2、为了防止干扰，可将与门多余的输入端接高电平，将或门多余的输入端接低电平。,说明,48,3.4.1集电极开路的与非门（OC门）, 3.4 其它类型的TTL门电路,49,符号,！,50,应用时输出端要接一上拉电阻RL,51,OC门可以实现“线与”功能,52,3.4. 三态门（ TSL门）,E-控制端,53,1,54,55,功能表,输出F端处于高阻状态记为Z。,E使能端,当 E= 0时，电路执行正常与非

14、功能F=AB。,56,1. 三态门广泛用于数据总线结构,任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。,2. 双向传输,当E=0时，门1工作，门2禁止，数据从A送到B；,当E=1时，门1禁止，门2工作，数据从B送到A。,三态门的用途：,57,MOS电路的特点：,2. 是电压控制元件，静态功耗小。,3. 允许电源电压范围宽（318V）。,4. 扇出系数大，抗噪声容限大。,优点,1. 工艺简单，集成度高。,缺点：工作速度比TTL低 。, 3.5 MOS门电路,58,3.5.1 MOS反相器,ui=“1”,ui=“0”,59,T2（负载管）,T1 (驱动管）,UGS=

15、UDS UT 导通,有源 负载,(非线性电阻),60,3.5. CMOS反相器工作原理 Complementary-Symmetery Metal-Oxide-Semiconductor,61,3.5.2 CMOS反相器,CMOS电路,工作原理：,ui=0时： ugs2=UCC ， T2导通、T1截止，uo=“”； ui=1时： T1导通、T2截止，uo=“0”。,Complementary -Symmetry MOS 互补对称式MOS,T1 : ON T2: OFF,OFF ON,62,CMOS电路的特点,1.静态功耗小：CMOS门工作时，一管导通，一管截止，几乎不由电源吸取电流，因此其静态

16、功耗极小。,2. CMOS集成电路功耗低内部发热量小，集成度可大大提高。,3. 抗幅射能力强：MOS管是多数载流子工作，射线辐 射对多数载流子浓度影响不大。,4. 电压范围宽：CMOS门电路输出高电平VOH VDD，低电平VOL 0V。允许电源电压范围318V。,5. 输出驱动电流比较大：扇出能力较大，一般可以大于50。抗噪容限大。,6. 在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好。,63,CMOS门的VT= 0.5VDD ，TTL门的VT一般在1.01.4V。 CMOS门输出：高电平为VOH= VDD ，低电平为VOL=0V TTL门输出：高电平为VOH=3.6V， 低电平为VOL=0.3V。,CMOS门电路和TTL门电路比较,64, TTL电路输入级采用多发射极晶体管，输出级采用推拉式结构，所以工作速度较快，负载能力较强，是目前使用最广泛的一种集成逻辑门。应掌握好TTL门电气特性和参数。, MOS电路属于单极型电路，CMOS电路具有高速度、功耗低、扇出大、电源电压范围宽、抗干扰能力强、集成度高等一系列特点，使之在整个数字集成电路中占据主导地位的趋势日益明显。,小 结,65,附: 门电路的常见逻辑符号,66,67,