《IO接口和总线》PPT课件.ppt

《《IO接口和总线》PPT课件.ppt》由会员分享，可在线阅读，更多相关《《IO接口和总线》PPT课件.ppt（31页珍藏版）》请在装配图网上搜索。

1、第 六 章 I/O接口和总线,6-1 I/O接口 6-2 总线,学习目的,通过对本章的学习，您应该能够达到下列要求： 端口的功能、种类、编址方式 CPU与外设交换数据 查询式传送软硬件设计 总线的概念、分类，PC总线 重点与难点 输入缓冲、输出锁存的概念 CPU与外设交换数据的方式 查询方式,6-1 I/O接口,一、I/O接口的功能,1、采用I/O接口的必要性 计算机目的是进行信息处理，需要输入原始信息并输出运算结果，需要输入/输出外部设备。 外设种类多：机械、电子、电动等，信息格式、内容多种多样。 速度不匹配：高速硬盘，低速打印机，键盘。 信号电平不匹配：CPU为TTL电平，外设有DC24V

2、继电器、AC220V接触器等。 信号格式不匹配：CPU为8/16位并行总线，外设有串行、并行、数字信号、模拟信号。 时序不匹配：外设有自己的操作逻辑，不同于CPU,2、接口的功能 设置数据缓冲以解决速度不匹配：在CPU与外设之间设置缓冲区，发送方可把数据存放在缓冲区中，接收方再从缓冲区中读取数据。CPU与外设交换数据不必总是联合进行，增加灵活性。 设置电平转换电路：实现TTL电平与外设信号电平之间的转换，例如RS-232 设置信息转换逻辑以满足对各自格式的要求：例如A/D转换器、D/A转换器、总线控制器 设置时序控制电路来同步CPU和外设的工作：设计握手信号（准备好、出错） 提供地址译码电路：

3、多个外设、多个端口的区分。,二、简单的输入输出接口芯片,1、缓冲器74LS244和74LS245 输入缓冲的概念： 考虑CPU从1#、2#、3#三个外设读取数据。,当CPU读取1#的数据时，要求2#、3#不能影响总线上的数值，即要求2#、3#与总线之间处于高阻状态，同时1#的数据要正确传送到总线上。 CPU与输入外设之间的三态门就是输入缓冲器，其输入是专用的，但输出是共用的。,2、锁存器74LS373 输出锁存的概念：,1#,2#,3#,CPU总线（公用）,1#专用,2#专用,3#专用,当CPU写数据到1#时，要求不能影响2#、3#的专用信号数值，即要求2#、3#能保持原来的数值，这就要求接口

4、具有锁存功能。 从接口角度看，锁存器用于一个公用输入信号多个专用输出信号的情况下。,2、锁存器74LS373 具有三态功能的8D锁存器，输入端为1D8D，输出端为1O8O。 一个输出使能控制引脚OE 一个输入控制引脚G（数据打入线）,三、 I/O端口及其编址方式,1.I/O端口 I/O端口是外设接口电路中CPU访问的寄存器。 CPU通过对端口的访问来实现对外设的访问。 根据所存内容不同，接口电路包含以下几种端口： 数据端口：存放外设与CPU之间要交换的数据，通常为1个字节或1个字。 状态端口：存放外设的当前状态，通常有准备好、出错、忙等。 命令端口：也叫控制端口，存放CPU对接口电路的行为逻辑

5、的控制信息，通常有方式控制字、操作控制字。,每个端口存储一个字节数据，地址相邻的两个字节端口可以组成一个字端口，低地址存放地字节，高地址存放高字节。 端口的访问用输入输出指令 INAL，portINAX，port OUTport，ALOUTport，AX INAL，DXINAX，DX OUTDX，ALOUTDX，AX 访问外设的IN/OUT指令与访问存储器的MOV指令硬件的区别在于：M/IO（对8086）、IO/M（对8088）。,2.I/O端口编址方式 CPU通过地址信息区分不同的端口，接口电路中要有地址译码功能。CPU有两种处理端口地址的方法：统一编址、独立编址。 存储器映象编址： 把每个

6、I/O端口当作一个存储器单元，并与存储单元统一编址。 所有访问存储器的指令都可访问I/O端口。 地址译码电路简单，占用存储器地址空间。 例如：MC6800，51系列单片机。,I/O独立编址： 把所有I/O端口组成I/O端口空间，与存储器空间相互独立。 用独立的I/O指令访问I/O端口。 地址译码电路复杂，不占用存储器地址空间。 例如：INTEL 8088/8086 在 8088/8086 系统中，I/O端口空间使用低16位地址信号A0A15，总共64kB，而存储器空间使用20位地址信号，总共1MB。 8086使用M/IO（8088用IO/M）控制信号来区分I/O端口空间与存储器空间。,四、 C

7、PU与外设间的数据传输方式,1.程序控制方式 CPU与外设接之间的数据交换完全在程序控制下实现，包括无条件传送和条件传送两种方式。 (1)无条件传送： CPU直接用 IN 指令从外设读取数据，直接用 OUT 指令向外设发送数据。 要求外设总是已经准备好数据，总是准备好接收数据。 用于简单的外设，如显示、按键。,按键、开关输入接口,D0 D1 | D7,+5V,K1,K2,K8,INAL，port,K1K8AL,最小模式下的总线写操作,ALESTB 把地址信息A0A19从复用总线上提取出来加以保持,八段码输出接口,1D 1Q 2D 2Q | 8D 8Q CLK,D0 D1 | D7,L1,L2,

8、L8,OUTport，AL,AL L1L8,(2)条件传送（查询传送）： 一般而言，CPU应该在外设准备好数据以后才读取数据，应该在外设准备好接收数据以后才发送数据。 传送数据前，CPU应该查询外设的当前状态，等到外设准备好以后才开始传送。 除数据端口以外，接口电路还需要另有一个状态端口以存放外设的当前状态，CPU线先读取该端口以判断外设是否准备好。 输入时，数据准备好信号由外设置位，由CPU读数据操作复位。 输出时，忙信号由CPU写操作置位，由外设复位。,输入设备,8位锁存器,8位缓冲器,R D Q C,+5V,地址译码,A15A0,D0,READY,查询式输入接口电路,D7D0,选通信号,

9、查询式输入程序流程图,查询式输入程序清单,MOVBX，0；地址指针 MOVCX，COUNT_1；要输入的字节数 READ_S1：INAL，PORT_1；读状态端口 TESTAL，01H；查询准备好信号 JZREAD_S1；没有准备好，循环查询等待 INAL，PORT_2；准备好，读取数据 MOVBUF1BX，AL；数据存入缓冲区 INCBX；修改指针，指向下一个字节 LOOPREAD_S1；未传送完毕，继续传送 ；传送完毕，执行后续指令,输入设备,8位锁存器,8位缓冲器,D R Q C,+5V,地址译码,A15A0,D0,READY,查询式输入工作流程,D7D0,选通信号,外设准备好发选通信号

10、正脉冲，使数据进入锁存器；D触发器反转Q=D=1。,四、 CPU与外设间的数据传输方式,2.DMA方式 (1)、DMA方式的提出 在程序控制方式下，外设与内存之间的数据交换要通过累加器中转，至少需要一条IN/OUT指令与一条MOV指令，还有修改指针、计数器的指令，不可能快速传递。 在大多数系统中，硬件操作速度远高于指令执行时间，若不经过CPU中转，在内存与外设之间直接传送数据，则可获得很高的传送速度，称为直接存储器存取方式。 DMA方式常用于与高速外设之间一次传送大量数据的场合，如磁盘操作，需要DMA控制器才实现。,（2） DMA工作原理,地址总线 数据总线 控制总线 HLDA HOLD,存

11、储 器,外 设,地址总线,数据总线,控制总线,控制总线,HLDA HRQ DREQ DACK,DMAC,CPU,（2） DMA工作原理,外设通过DREQ向DMAC请求DMA操作，DMAC据此向CPU发出HREQ信号。 CPU收到HOLD信号，执行完当前指令，进入总线响应周期，释放总线使CPU内部与三总线之间处于高阻状态，并给出总线保持应答HLDA。 DMAC收到HLDA以后，接管总线撤销其内部电路与三总线的高阻状态，向存储器输出地址信息，制定传送数据单元，发DACK到外设。 外设收到DACK后，即准备好收发数据。 DMAC控制数据传送过程。 传送完毕，DMAC撤销HREQ，CPU接管总线，撤销

12、HLDA，DMAC再撤销DACK，结束。,五、 PC机 I/O 端口地址分配,6-2 总线,一、总线的概念,1、总线的分类 根据所传送信息的内容可分为地址总线、数据总线、控制总线，所谓三总线。还有电源线和地线。 按应用场合划分： 片级总线：连接不同的芯片，实现芯片之间信息的交换，常有总线复用、锁存、缓冲、驱动问题。 系统总线：通常的微机总线，用于微机内部各个板卡之间信息的交换。 外部总线：通信总线，用于多计算机之间的通信。,计算机系统中，用于各部件之间传送信息的公共通路,2、总线标准 总线标准包括：插座的尺寸、引线数目、引线名称、工作时序、电平范围。 常用系统总线标准 IBM PC机的62芯P

13、C总线。 PC/AT机的AT总线、ISA总线。 高性能PC机的EISA总线。 PCI总线(Peripheral Component Interconnect) 常用通信总线标准 IEEE-488总线 EIA RS-232 EIA RS-485,二、IBM PC总线,A19A0：输出，存储器地址，I/O地址只用A15A0，由CPU或DMAC产生。 D7D0：双向，数据信号线，每次只传送1字节 ALE：输出，地址锁存允许，由总线控制器8288产生。 MEMR：输出，存储器读 MEMW：输出，存储器写 IOR：输出，I/O读 IOW：输出，I/O写,共62根，20根地址，8根数据，28根控制线，1根

14、地线，电源5根（+5V、+5V、-5V、+12V、-12V）,二、IBM PC总线,IRQ2IRQ7：输入，中断请求，上升沿有效，送中断控制器8259A。 DRQ1DRQ3：输入， 8237A发DMA请求信号。 AEN：输出，地址允许信号，由8237A产生，它有效时，CPU让出对总线的控制权。 T/C：输出，计数结束。由DMA通道计数结束。 RESET DRV：输出，系统总复位信号。它有效时使系统内各个部件复位。 IO CHCK：输入，I/O通道奇偶校验信号 IO CH RDY：输入，I/O准备好 OSC：输出，晶体振荡信号 CLK：输出，系统时钟信号 CARD SLCTD：插件板选中信号。,思考题： 1、使用74LS138设计系统板上的I/O地址,并且使每个接口芯片内部可以有16个端口数目. 2、用74LS20/30/32和74LS04设计端口地址为380H的只读译码电路 作业: 2,5,6,7,8,