课程设计报告：数字电子钟

《课程设计报告：数字电子钟》由会员分享，可在线阅读，更多相关《课程设计报告：数字电子钟（10页珍藏版）》请在装配图网上搜索。

1、课程设计报告：数字电子钟一、设计目的数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标 时间以24小时为一个周期； 显示时、分

2、、秒； 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。（2）设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择；（3）制作要求 自行装配和调试，并能发现问题和解决问题。（4）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、设计原理及框图1数字电子钟的构成数字电子钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号

3、必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。（a） 数字钟组成框图2晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用门电路构成；另一类是通过非门构成的电路，本次设计采用了后一种。如图（b）所示，由非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容、与

4、晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 （b） 晶体振荡器3.分频器电路分频器的主要功能是产生标准“秒”脉冲信号，选用中规模计数器74LS90就可以实现上述功能。该芯片内部有一个2分频和一个5分频器，要实现10分频就得将中规模计数器74LS90的QA端和其输入端INA相连，即可实现十分之一分频。将74LS90级联，因为每片为十分之一分频器，级联得到1Hz的标准“秒”脉冲信号。4时间计数电路TTL集成计数器74LS160是集成十进制同步加法计数

5、器，其逻辑电路框图、功能表和74LS161我完全类同，多不同的是74LS160是十进制计数器，即74LS160的输出Q3Q2Q1Q0只能从00001001，当Q3Q2Q1Q0为1001时，Co=1，74LS160的逻辑电路框图、功能表和用两块74LS160组成一百制计数器的连线图如下。60进制计数器用两块74LS160接成的六十进制计数器。首先把两块74LS160接成一百进制计数器，再用同步并行置数功能把一百进制变成六十进制，其进位输出就取LD。4译码驱动及显示单元电路六十进制计数器驱动显示电路由于选用不同的集成电路而有不同的组成形式，下图是用十进制计数器74LS160、反码输出的数字显示译码

6、器74LS247和共阳数码管SM4105组成的六十进制计数译码驱动显示电路。 24小时制计数译码驱动显示电路5校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情

7、况正好与上述相反，这时校时电路处于校时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。 （f）校正电路6整点报时电路电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q及秒计数器十位的Q和Q相与，从而产生报时控制信号。报时电路可选74HC30来构成。74HC30为8输入与非门。覆铜板的介绍覆铜板一块总共由五部分组成，一竖四横，覆铜板本身

8、就是一种免焊电板。覆铜板的样式是：覆铜板的注意事项：1 覆铜板旁一般附有香蕉插座，用来输入电压、信号及接地。2 上图中连着的黑线表示插孔是相通的。3 拉线时，尽量将线紧贴覆铜板，把线成直角，避免交叉，也不要跨越元件。4 覆铜板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。总接线元件布局简图整个数字钟由时间计数电路、晶体振荡电路、校正电路组成。其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由晶振电路产

9、生，并输入各电路。总结1 实验过程中遇到的问题及解决方法 覆铜板测试测试覆铜板各触点是否接通。 显示器与译码器的测量把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。 时间计数电路的连接与测试六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对

10、连线时发现是线路接错引脚造成的，改过之后，显示就正常了。 校正电路因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。2 设计体会通过这次对数字钟的设计与制作，让我了解了一些设计电路的步骤，同时也了解了关于数字钟的设计原理与设计思想，由于时间的紧迫，这个设计没有进行仿真，比较遗憾，不过在设计的过程中还是是学到不少东西的，由于有些

11、芯片我们在数字电子技术基础里没有学过的，我们在查找这些资料的过程中就学到很多东西，有些芯片本来我们不懂的，但是经过查资料使我对有些不是懂的芯片有了一定的了解。如果有时间，最好能够做出一个实物图就比较了解，但是时间实在太紧拉，虽然老师布置了很久，但是由于我们要考试复习就没有多少是时间去想，有点遗憾。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是同学们

12、对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。设计过程中，任何问题都可能导致致命的失误，我们必须一点一点地检查，这就学要我们有足够的耐心，从小处着手，从每根导线入手。在现实生活中也是如此。通过这次课设，我们的动手能力也得到了加强。参考文献：数字电路与逻辑设计 王琉银 高教出版社Protel DXP电路设计教程/李东生等编 电子工业出版社出版 TTL 高速CMOS手册/科林 孙人杰 编著 电子工业出版社出版