集成电路组成任意进制的计数器.ppt

《集成电路组成任意进制的计数器.ppt》由会员分享，可在线阅读，更多相关《集成电路组成任意进制的计数器.ppt（37页珍藏版）》请在装配图网上搜索。

1、任意进制计数器设计,部分常用集成计数器,芯片例：74161，74191，74160，74190,74160：十进制加，功能表同74161,74190：十进制加/减功能表同74191,任意进制计数器的设计,1、MN: 置零法（复位法）：第M个状态SM译出异步置零端 有效的信号,使计数器 立即复位S0 。 适用于有异步置零输入端 (74161,74160) SM仅是短暂的过渡状态,例1 同步十进制 同步六进制,或：,此时状态图？,置零法的缺点：,1.由于SM仅是短暂的过渡状态，所以置零信号持续时间很短，复位不可靠。改进：加基本RS触发器。 2.要另外产生进位输出信号,置数法：在选定的某一状态Si

2、译出置数端有效的信号，下一时钟计数器置数，稳定状态包括Si -适用于有同步置数输入端的计数器（74160/1）；对异步置数端（74190/1），应在Si+1状态译出置数端有效的信号，稳定状态不包括Si+1 。,具体可分四种情形 1.置零； 2.置最小值； 3.置最大值； 4.置中间值（D=X）,例2以十(74160) 六为例(图略，见图5.3.37）,1.D3D2D1D0=0, 需另加进位输出：C=Q2Q0 2. D3D2D1D0=0100, 3. D3D2D1D0=1001， 4. D3D2D1D0=0011，,需另加进位输出：C=Q3,问题：若用74190如何设计,置最大值,2、MN,*先

3、将计数容量扩展，必须由两片以上计数器组合起来，然后用分别/整体置零/数法构成M进制计数器 *各片连接方法 串行进位方式 并行进位方式 *串行/异步方式：低位片的进位输出信号作为高位片的时钟输入信号。 *并行/同步方式：低位片的进位输出信号作为高位片的工作状态控制信号，两片时钟同接CP。,分两种情况： 1.M=N1*N2, N1, N2N 用置数法或置零法分别将两个N进制计数器置成N1, N2进制计数器，用串行或并行进位方式将它们连接起来即构成M进制计数器 例3. M=100=10*10,设计时注意：高位片的时钟（进位信号）如何给出,C,1001,0000,产生进位信号,例习题5.15, 用四位

4、二进制(16进制)设计M进制,串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, (在1111时C=1)，10011111, N1=7, 片2：D3D2D1D0=0111, , 01111111, N2=9,例习题5.15, 用四位二进制(16进制)设计M进制,串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, (在1111时C=1)，10011111, N1=7, 片2：D3D2D1D0=0111, , 01111111, N2=9 M=7*9=63, Y:CP=1:63,例习题5.16, 用两片十进制设计M进制,并行进位方式， 片1： ， N

5、1=10, 片2：D3D2D1D0=0111, , 01111001, N2=3 M=10*3=30,例习题5.16, 用两片十进制设计M进制,并行进位方式， 片1： ， N1=10, 片2：D3D2D1D0=0111, , 01111001, N2=3 M=10*3=30,2.M为大于N的素数时，即不能分解为N1*N2 用串行或并行进位方式将计数容量扩展为N进制计数器，MN, 然后用整体置零/数法构成M进制计数器. 整体置零/数法，类似前述置零/数法，不同的是两(多）片计数器同时置零/数 例5.3.4 两片74160接成29进制 1.整体置零法：在第29状态产生 的信号 第29状态：个位是9

6、,即1001(Q3Q2Q1Q0)，十位为2，即Q3Q2Q1Q0 =0010, 问题：同置零法，复位不可靠，要另外产生进位输出信号,同时加到两片的置零端,并行进位方式,*进位输出信号在28状态译出为负脉冲,第28状态产生,十位：0010，个位：1000,两片同时置数-置0,若置最大值，则稍复杂些,2.整体置数法,例习题5.17, 两片都是四位二进制(16进制),并行进位方式，整体置数（0） 个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）,例习题5.17, 两片都是四位二进制(16进制),并行进位方式，整体置数（0） 个位片1：Q3Q2Q1Q0=0010（

7、2）, 十位片2：Q3Q2Q1Q0=0101（5）,M=5*16+2+1=83,异步清零：,异步预置数：,其它芯片介绍 双时钟4位二进制同步可逆计数器 74LS193,同步加计数：,同步减计数：,RD=1,RD=0, LD=0,RD=0, LD=1,CPD=1,RD=0, LD=1,CPU=1,异步2510进制计数器74LS290,返回,1. 74LS290的外引脚图、逻辑符号及逻辑功能,图5-31 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号,输出,CP输入,异步置数,表5-12 74LS290功能表,CP1-Q3Q2Q1 5进制,CP0-Q0 2进制,CP下降沿有

8、效,2基本工作方式,（1）二进制计数：将计数脉冲由CP0输入，由Q0输出,图5-32(a) 二进制计数器,返回,2基本工作方式,（2）五进制计数：将计数脉冲由CP1输入，由Q3 、Q2、 Q1 输出,图5-32(b) 五进制计数器,2基本工作方式,（3） 8421BCD码十进制计数：将Q0与CP1相连,计数脉冲CP由CP0输入,图5-32(c) 8421BCD码十进制计数器,二进制,五进制,2基本工作方式,（4） 5421BCD码十进制计数：把CP0和Q3相连，计数脉冲由CP1输入,图5-32(d) 5421BCD码十进制计数器,五进制,二进制,构成六进制计数器,六进制计数器,先构成8421B

9、CD码的10进制计数器； 再用脉冲反馈法，令R0AQ2、R0BQ1。 当计数器出现0110状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000101六进制计数。,异步十进制计数器74LS290,74LS290的功能表,在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。,只有在R0(1)和R0(2)同时为1时，才能清零。,返回,组成数字钟计数显示电路,通常数字钟需要一个精确的时钟信号，一般采用石英晶体振荡器产生，经分频后得到周期为1秒的脉冲信号CP。,图5-41 数字钟“秒”计数、译码、显示电路,个位十进制十位六进制六十进制加法计数器,进位信号,B

10、CD-七段显示译码器7448，输出为高电平有效 。,选共阴型数码管BS201。,例 用两片74LS290组成二十四进制计数器。,计数状态: 0000 0000 0010 0011(0010 0100),整体清零方式,二十四进制计数译码显示电路,图5.1.20,数字电子钟是一种直接用数字显示时间的计时装置。一般由晶体振荡器、分频器、计数器、译码器、显示器、校时电路和电源等部分组成。,数字电子钟的组成, end ,四、移位寄存器型计数器,1.环形计数器；2.扭环形计数器(约翰逊计数器),优点： 电路简单,缺点： 状态利用率低，只用了N个（环）和2N个（扭环）状态；不能自启动,环形计数器状态转换图,扭环形计数器,N个状态,2N个状态,