模拟电子技术课程设计报告模板

《模拟电子技术课程设计报告模板》由会员分享，可在线阅读，更多相关《模拟电子技术课程设计报告模板（16页珍藏版）》请在装配图网上搜索。

1、模拟电子技术课程设计报告设计课题 :数字电子钟的设计姓名:学院:专业:电子信息工程班级:学号:指导教师 :目录1设计的任务与要求12.方案论证与选择13.单元电路的设计和元器件的选择53.1 六进制电路的设计63.2十进制计数电路的设计63.3六十进制计数电路的设计63.4双六十进制计数电路的设计73.5时间计数电路的设计83.6校正电路的设计83.7时钟电路的设计83.8整点报时电路的设计93.9主要元器件的选择104.系统电路总图及原理105.经验体会10参考文献11附录 A ：系统电路原理图12附录 B：元器件清单13数字电子钟的设计1. 设计的任务与要求数字钟是一种用数字电路技术实现时

2、、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.1 设计指标1. 时间以 12 小时为一个周期；2. 显示时、分、秒；3. 具有校时功能，可以分别对时及分进行单独校时， 使其校正到标准时间

3、；4. 计时过程具有报时功能，当时间到达整点前 10 秒进行蜂鸣报时；5. 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。1.2 设计要求1. 画出电路原理图（或仿真电路图） ；2. 元器件及参数选择；3. 编写设计报 告 写出设计的全过程，附上有关资料和图纸，有心得体会。2. 方案论证与选择2.1 数字钟的系统方案数字钟实际上是一个对标准频率（1HZ ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。1图 1 数字电子钟方案框图2.2 晶体振

4、荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768HZ 的方波信号，可保证数字钟的走时准确及稳定。 不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用 TTL 门电路构成；另一类是通过CMOS 非门构成的电路，本次设计采用了后一种。如图（ b）所示，由 CMOS 非门 U1 与晶体、电容和电阻构成晶体振荡器电路， U2 实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2 与晶体构成一个谐振型网

5、络，完成对振荡频率的控制功能，同时提供了一个180 度相移，从而和非门构成一个正反馈网络， 实现了振荡器的功能。 由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。2图 2CMOS 晶体振荡器（仿真电路）2.3 时间计数电路一般采用十进制计数器如 74HC290、74HC390 等来实现时间计数单元的计数功能。本次设计中选择 74HC390。由其内部逻辑框图 (如图 3)可知，其为双 2-5-10 异步计数器，并每一计数器均有一个异步清零端（高电平有效） 。图 3 74HC390 内部功能图秒个位计数单元为十进制计数器，无需进制转换，只需将与 （下降沿有效）相连即可。 （下

6、降没效）与 Z 秒输入信号相连， 可作为向上的进位信号与十位计数单元的 相连。秒十位计数单元为六进制计数器，需要进制转换。将十进制计数器转换为六进制计数器的电路连接方法如图4 所示，其中 可作为向上的进位信号与分个位的计数单元的 相连。图 4十进制 -六进制转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的作为向上的进位信号应与分十位计数单元的相连，分十位计数单元的作为向上的进位信号应与时个位计数单元的3相连。时个位计数单元电路结构仍与秒或个位计数单元相同， 但是要求，整个时计数单元应为十二进制计数器，不是 10 的整数倍，因此需将个位和十位计数

7、单元合并为一个整体才能进行十二进制转换。利用片 74HC390 实现十二进制计数功能的电路如图 5 所示。图 5 十二进制计数器电路另外，图 5 所示电路中，尚余个二进制计数单元，正好可作为分频器2Z 输出信号转化为1Z 信号之用。2.4 译码驱动及显示单元电路选择 CD4511 作为显示译码电路；选择LED 数码管作为显示单元电路。由CD4511 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的 LED 数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421BCD 码的形式输送到CD4511 芯片，再由 4511 芯片把 BCD 码转变为七段数码送到数码管中显示出

8、来。2.5 校时电路数字钟应具有分校正和时校正功能， 因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。 即为用 COMS 与或非门实现的时或分校时电路， In1 端与低位的进位信号相连； In2 端与校正信号相连， 校正信号可直接取自分频器产生的 1HZ 或 2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和 0 相与的输出为 0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态； 当开关打向上时， 情况正好与上述相反，这时校时电路处于校时状态。4实际使用时，因为电

9、路开关存在抖动问题，所以一般会接一个RS 触发器构成开关消抖动电路，所以整个较时电路就如图6。图 6 带有消抖电路的校正电路2.6 整点报时电路电路应在整点前10 秒钟内开始整点报时，即当时间在59 分 50 秒到 59 分59 秒期间时，报时电路报时控制信号。当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、 9 和 5，因此可将分计数器十位的 Q 和 Q 、个位的 Q 和Q 及秒计数器十位的 Q和 Q 相与，从而产生报时控制信号。说明：当时间在59 分50 秒到59 分59 秒期间时分十位、分个位和秒十位均保持不变，分别为5，9和5；报

10、时电路可选 74HC30 来构成。 74HC30 为 8 输入与非门。因此，可以将分计数器十位的Qc 和QA，个位的QD和QA及秒计数器十位的QC和QA 相与，从而产生报时控制信号。IO1分计数器十位IO2U1的和QcQAVCC1VCC5V25VIO3分计数器个位的QD和QAIO43X148564V_0.5W11IO512秒计数器十位74HC30D的和IO6QCQA数字钟设计整点报时电路部分图 7 整点报时电路3. 单元电路的设计与元器件选择数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。53.1 六进制电路的设计由 74HC390、7400、

11、数码管与 4511 组成，电路如图 8。U1AU2A1133Com2274HC00D74HC00DU5SEVEN_SEG_COM_KABCDEFGU3AU4V1137131QAOA32Hz 5V1INADA451121INB1QBDBOB61121QCDCOC271061CLR1QDDDOD9OE51574HC390DELOF144BIOG3LTVCC5V4511BD将十进制计数器转换为图 8 六进制电路六进制的连接方法3.2 十进制电路的设计由 74HC390、7400、数码管与 4511 组成，电路如图 9。U4AU4B14362574HC00D74HC00DComU3SEVEN_SEG_

12、COM_KU1AU2AB CDEFG3V117131QAOA60Hz 5V1INADA451121INB1QBDBOB62111QCDCOC271061CLR1QDDDOD9VCCOE5155V74HC390DELOF414BIOG3LT4511BD十进制接法测试仿真电路图 9 十进制电路3.3六十进制电路的设计由两个数码管、两4511、一个 74HC390 与一个 7400 芯片组成，电路如图610。图 10 六十 进制电路3.4 双六十进制电路的设计由 2 个六十进制连接而成，把分个位的输入信号与秒十位的 Qc 相连，使其产生进位，电路图如图 11。Co mCo mS EV EN_SEG_

13、COM _KU1BU1AU4U7S EV EN_SEG_COM _K413652U11BU10A74HC00D74HC00DABCDEFG6431ABCDEFGU2U3B5271374HC00D74HC00D1513DAOA2QA1122INAU8AU911OB12DB2QB2112INB31310DCO C172QC6101INA1QADAO A149OD5112DD42QD1QBO B2CL91INBDBROE6211VCC5151QCDCO C5VOF2761074HC390D EL4141QDO D1CLRDDO G BI93O E L T51574HC390D4 ELO FU1CU1

14、D4511BDVCC14Co m5V BIO G9123811 LTU61013G_COM _K4511BDS EV EN_SE74HC00D74HC00DCo mU15CU16DS EV EN_SEG_COM _K891112U14ABCDEF G1013U3AU574HC00D74HC00DABCDEFG313U12BU13171QAO AV11INADA1213134511571QBO B2QAO A100kHz 5V1INBDB2INADA621112111121QCDCO C2INB2QBDBO B27610102111CL R1QDDDO D2QCDCO C9910O E142QD

15、65152CL RDDO D974HC390DO FO E EL141554O GVCC74HC390DO F BI EL1435V4O G L T BI4511BD3 L T4511BD图 11 双六十 进制电路73.5 时间计数电路的设计由 1 个十二进制电路、 2 个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图12。ComComComComComComU5U2U4U3U6U1SEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_COM_KSEVEN_SEG_C

16、OM_KAB CDE FGA BCDE FGVCC5V32105432105411119111111911ABCDEFGU7ABCDEFGOOOOOOOOOOOOOOIL4511BDILLTLTABCDEBABCDEBDDDDDDDD5353747412612621U25A74HC00DABCDEFGAB CDE FGABCDE FGABCDEFGVCCVCC5V5VVCC3210545V1054321054321054VCC1111911321111911111191111119115VABCDEFGU9ABCDEFGU11ABCDEFGU12OOABCDEFGOOOOU8OOOOOU10O

17、OOOOOOOOOLIT4511BDOOOOOOOLIT4511BDLIT4511BDABCDEBLTVCCABCDEBABCDEB4511BDL4511BDLLDDDACDEILDDDDDDDB5VDDBDDDD54354354377712631261265741261092110921U23CU21AU20CU19A74HC00D74HC00D74HC00D74HC00D8383310911135673ABCDQQQQU13A154111U26B ABL74HC390DRNNCII74HC00D11161423109310935671111113567BCDAABCD131254ABCDA

18、BCDQQQQU18B222QQQQBCDQQQQ1312QQQQ2222U16BU24DQQQQU22B222111U15A5U17B42A21111U14AU20DABR74HC390N74HC00D174HC00D74HC390N74HC390N74HC390DNNLABLABLABLIICU20BR74HC390DR74HC00DRIICABRIICIC222INNNNNN222NNL622211174HC00DIIC11111115241115245241426111111142V11000Hz 5V时，分，秒计时电路图图 12 时间计数电路3.6 校正电路的设计由 74CH51D、

19、74HC00D 与电阻组成，校正电路有分校正和时校正两部分，电路如图 13。3.7 时钟电路的设计由晶体与 2 个 30pF 电容、 1 个 4060、一个 10 兆的电阻组成，芯片3 脚输出 2Hz 的方波信号，电路如图14。8VCCIO1正常输入信号5V校正信号 IO2R1小时校正电路10MohmJ1Key = AR210MohmIO3正常输入信号校正信号 IO4R310MohmJ2Key = B分钟校正电路分校正时锁定小时信号输入R410MohmU2C981074HC00D注意：分校时时，不会进位到小时。U1U2D11212U2A时计数器11131381IO574HC00D9310211

20、74HC00D2分计数器3U2B64IO6465574HC00DU3A74HC51D1图中采用基本RS触发器构成开关消抖动电路，32其中与非门选用74HC00；对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正74HC00D常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与U3B上述相反，这时电路处于校时状态。46574HC00D数字钟设计校时电路部分图 13 校正电路图 14 时钟电路3.8 整点报时电路由 74HC30D 和蜂鸣器组成，当时间在59:50 到 59:59 时，蜂鸣报时，电路如图 15。9说明：当时间在59分50秒到59分59

21、秒期间时分十位、分个位和秒十位均保持不变，分别为5，9和5 ；因此，可以将分计数器十位的Qc 和QA ，个位的QD 和QA 及秒计数器十位的QC 和QA 相与，从而产生报时控制信号。IO1分计数器十位的Qc 和QAIO2U1VCC1VCC5V25VIO3分计数器个位的QD 和QAIO43X148564V _0.5W11IO512秒计数器十位74HC30D的QC 和QAIO6数字钟设计整点报时电路部分图 15 整点报时电路3.9 主要元器件的选择1共阴八段数码管6 个；2 CD4511 集成块 6 块；3 CD4060 集成块 1 块；4 74HC390 集成块 3 块；5 74HC51 集成块

22、 1 块；6 74HC00 集成块 4 块；7 74HC30 集成块 1 块；4. 系统电路总图及原理将设计的各个单元电路进行级联，得到数字电子钟系统电路原理图见附录A 。5经验体会通过这次对数字电子钟的设计作，让我了解了电路设计的基本步骤，也让我了解了关于数字钟的原理与设计理念，要设计一个电路先进行软件模拟仿真再进行实际的电路制作。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以

23、说，坐而言不如立而行，对于这些电路还是应该自己动手实际10操作才会有深刻理解。参考文献：1 赵建领 . 51 系列单片机开发宝典 M. 北京 : 电子工业出版社 , 2007.2 边春元等 . C51 单片机典型模块设计及应用 M. 北京 : 机械工业出版社 ,2008.3 彭 为等 . 单片机典型系统设计实例精讲 M. 北京 : 电子工业出版社 , 2006.4徐爱钧等 . Keil C51 V7.0 单片机高级语言编程与 Vision2应用实践 M. 北京 :电子工业出版社， 2008.5 李朝青 . 单片机 &DSP 外围数字 IC 技术手册 (第 2 版)M. 北京：北京航空航天大学出

24、版社， 2005.6 中国电子网7 51 单片机学习网 . http:/www.51bs51 .com.8 电子电路图网9 周志敏等 . 集成稳压电源电路图集 M. 北京 : 中国电力出版社 , 2008.10 楼然苗等 .单片机课程设计指导 M. 北京 :北京航空航天大学出版社， 200711 高吉祥 .全国大学生电子设计竞赛培训系列教程 数字系统与自动控制系统设计 M. 北京 :电子工业出版社， 2007.12 全国大学生电子设计竞赛委员会 .全国大学生电子设计竞赛获奖作品选编（ 2005）M. 北京 :北京理工大学出版社， 200713 黄智伟等 .全国大学生电子设计竞赛系统设计 M. 北京 .北京航空航天大学出版社， 2008.14 闻新等 . MCS-51/52 单片机原理与应用 M. 北京 .科学出版社， 2008.11附录 A：系统电路原理总图12附录 B：元器件清单序 号名称型号、规格数量189S5212LR643ISD400214855016512MH Z16TCT40-1027SD41128848CX2010619CD406911074LS15411174LS595212LM386113141516171819202122232425262728293031323313作品展示：2