计算机组成原理期末试题及答案

《计算机组成原理期末试题及答案》由会员分享，可在线阅读，更多相关《计算机组成原理期末试题及答案（32页珍藏版）》请在装配图网上搜索。

1、计算机组成原理期末试题及答案 第一章 计算机系统概论 计算机的硬件是由有形的电子器件等构成的，它包括适配器、输入输出设备。早起将运算器和控制器合在一起称为CPU中央处理器。目前的CPU包含了存储器，因此称为中央处理器。存储程序并按地址顺序执行，这是冯诺依曼型计算机的工作原理，也是CPU自开工作的关键。 计算机系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。 习题：4 冯诺依曼型计算机的主要设计思想是什么？它包括那些主要组成局部？ 主要设计思想是：存储程序通用电子计算机方案，主要组成局

2、部有：运算器、逻辑控制装置、存储器、输入和输出设备 5 什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？ 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字 7 指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 每一个根本操作称为一条指令，而解算某一问题的一串指令序列，称为程序 第二章 运算方法和运算器 按 1 对阶操作。 直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。 1第三章 内

3、部存储器 CPU能直接访问内存cache 、主存 双端口存储器和多模块交叉存储器属于并行存储器结构。 cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一项重要的硬件技术，并且开展为多级cache体系，指令cache与数据cache 分设体系。要求cache的命中率接近于 1 适度地兼顾了二者的优点又尽量防止其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。 习题： 1设有一个具有20位地址和32位字长的存储器，问： 1该存储器能存储多少个字节的信息？ 2如果存储器由512K8位SRAM芯片组成，需要多少片； 3需要多少位地址做芯片选择？ (1)22

4、0*321024K*32?4M字节 (2)?2*4?8片 (3)1位地址作芯片选择 8512K*8 2 某64位机主存采用半导体存储器，其地址码为26位，假设使用4M8位DRAM芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问： 1 假设每个内存条16M64位，共需几个内存条？ 2 2每个内存条共有多少DRAM芯片？ 3主存共需多少DRAM芯片？CPU如何选 择各内存条？(1). 共需模块板数为m：m=224=4(块) (2). 每个模块板内有DRAM芯片数为32 (片) (3) 主存共需DRAM芯片为：4*32=128 (片) 每个模块板有32片DRAM芯片，容量为16M64位，需

5、24根地址线(A23A0) 完成模块 板内存储单元寻址。一共有4块模块板，采用2根高位地址线，通过2：4译码器译码产生片选信号对各模块板进行选择。 3用16K8位的DRAM芯片构成64K32位存储器，要求： 1画出该存储器的组成逻辑图。 D0D7 13A0 2设存储器读/写周期为0.5us，CPU在1us内至少要访问一次。试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ (1)根据题意，存储总容量为64KB，故地址总线需16位。现使用16K*8位DRAM芯片，共需16片。芯片本身地址线占14位，所以采用位并联与地址串联相结合的方法来组

6、成整个存储器，其组成逻辑图如下列图，其中使用一片2：4译码器。 (2)根据条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为 3 0.5us，如果采用集中刷新，有64us的死时间，肯定不行,如果采用分散刷新，那么每1us只能访存一次，也不行,所以采用异步式刷新方式。 假定16K*1位的DRAM芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，那么刷新间隔为2ms/128 = 15.6us可取刷新信号周期15us。 刷新一遍时间15us1281.92ms 6用32K8位的E2 PROM芯片组成128K32位的只读存储器，试问： 1数据存放器多少位？ 2地址存

7、放器多少位？ 3共需多少个E2 PROM芯片？ 4画出磁存储器组成框图。 答1系统16位数据，所以数据存放器16位 2系统地址128K217，所以地址存放器17位 (3)共需要8片 组成框图如下 一个组相联cache由64个行组成，每组4行。主存储器包含4K个块，每块128个字。请表示内存地址的格式。 64行.4行一组,共644=16组,主存储器有4k个快,每块128字,212 4 第五章 中央处理器 CPU是计算机的中央处理部件，具有指令控制、操作控制、时间控制、数据加工等根本功能。 早期的CPU由运算器和控制器两大局部组成。随着高密度集成电路技术的开展，当今的CPU芯片变成运算器、cach

8、e和控制器三大局部，其中还包括浮点数运算器、存储管理部件等。CPU中至少要有如下六类存放器：指令存放器、地址存放器、数据缓冲存放器、通用存放器、状态条件存放器。 微程序设计技术是利用软件方法设计操作控制器的一门技术，具有规整性、灵活性、可维护性等一系列优点，因而在计算机设计中得到了广泛的应用。但是随着ULSI技术的开展和对机器速度的要求，硬连线逻辑设计思想又得到了重视。硬连线控制器的根本思想是：某一微操作信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现。 不管微型机还是超级计算机，并行处理技术。并行处理技术可贯穿于信息加工的

9、各个步骤和阶段。概括起来，主要有三种形式：时间并行；空间并行；时间并行+空间并行。 流水CPU是以时间并行性为原理构造的处理机，是一种非常经济而实用的并行技术。目前的高性能微处理机几乎无一例外地使用了流水技术。流水技术中的主要问题是资源相关、数据相关和控制相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。 习题：8某机有8条微指令I1I8，每条微指令所包含的微命令控制信号如下表所示。 a-j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限为8位，请安排微指令的控制字段指令。 经分析，d, i, j和e, f, h可分别组成两个小组或两个字段，然后进行译码，可得 5

10、六个微命令信号，剩下的a, b, c, g四个微命令信号可进行直接控制，其整个控制字段 a b c g 01d 01e 10 i 10 f 组成如下： 11 j 11 h 11 某机采用微程序控制方式，控存容量为51248位。微程序可在整个程序控存中实现转移，控制微程序转移的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式。请问：1微指令的三个字段分别应为多少位？2画出对应这种指令格式的微程序控制器逻辑图 (1)假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该 字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段那么是48-4-9=35位。 (2

11、)对应上述微指令格式的微程序控制器逻辑框图如下列图。其中微地址存放器对 应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两局部组成微指令存放器。地址转移逻辑的输入是指令存放器的OP码、各种状态条件以及判别测试字段所给的判别标志某一位为1，其输出修改微地址存放器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。 6 12 今有4级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时间依次为100ns,100ns,80ns,50ns。请问： 1流水线的操作周期应设计为多少？2假设相邻两条指令发生数据相关，硬件上 不采取措施，

12、那么第二条指令要推迟多少时间进行？3如果在硬件设计上 加以改进，至少需要推迟多少时间？(1)流水线的操作周期应按各步操作的最 大时间来考虑，即流水线时钟周期性?max?i?100ns(2)遇到数据相关时，就 停顿第2条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2 个时钟周期。 (3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。 第六章 总线系统 总线仲裁是总线系统的核心问题之一。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件。它通过采用优先级策略或公平策略，选择其中一个主设备作为总线的下一次主方，接管总线控制权。按照总线仲裁电路的位置不

13、同:1集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原那么或公平原那么。2分布式仲裁：分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。 总线定时是总线系统的又一核心问题之一。为了同步主方、从方的操作，必须制订定时协议，通常采用同步定时与异步定时两种方式。在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制根底上，不需要统一的公共时钟信号。在异步定时中，总线周期的长度是可变的。 第七章： 外围设备 外围设备大体分为输入设备、输

14、出设备、外存设备、数据通信设备、过程控制设备五大类。每一种设备，都是在它自己的设备控制器控制下进行工作，而设备控制器那么通过I/O接口模块和主机相连，并受主机控制。 7 硬磁盘按盘片结构分为可换盘片式、固定盘片式两种，磁头也分为可移动磁头和固定磁头两种。温彻斯特磁盘是一种采用先进技术研制的可移动磁头、固定盘片的磁盘机，组装成一个不可拆卸的机电一体化整体，防尘性能好，可靠性高，因而得到了广泛的应用，成为最有代表性的硬磁盘存储器。磁盘存储器的主要技术指标有：存储密度、存储容量、平均存取时间、数据传输速率。 不同的CRT显示标准所支持的最大分辨率和颜色数目是不同的。VESA标准，是一个可扩展的标准，

15、它除兼容传统的VGA等显示方式外，还支持12801024像素光栅，每像素点24位颜色深度，刷新频率可达75MHz。显示适配器作为CRT与CPU的接口，由刷新存储器、显示控制器、ROM BIOS 三局部组成。先进的显示控制器具有 习题：6 某双面磁盘，每面有220道，磁盘转速r=4000转/分，数据传输率为185000B/s，求磁盘总容量。 7 某磁盘存储器转速为3000转/分，共有4个记录面，每道记录信息12288B，最小磁道直径为230mm，共有275道。问: (1)磁盘存储器的存储容量是多少？ 2最高位密度与最低位密度是多少？3磁盘数据传输率是多少？ 4平均等待时间是多少？ 5给出一个磁盘

16、地址格式方案。解：1 每道记录信息容量 = 12288字节 每个记录面信息容量 = 27512288字节 共有4个记录面，所以磁盘存储器总容量为 ：4 27512288字节 = 13516800字节 2 最高位密度D1按最小磁道半径R1计算R1 = 115mm：D1 = 12288字节 / 2R1 = 17字节 / mm 最低位密度D2按最大磁道半径R2计算： R2 = R1 + 275 5 = 115 + 55 = 170mm D2 = 12288字节 / 2R2 = 11.5 字节 / mm 3 磁盘传输率 C = r N r = 3000 / 60 = 50 周 / 秒 N = 1228

17、8字节信 8 道信息容量C = r N = 50 12288 = 614400字节 / 秒4平均等待时间 = 1/2r = 1 / (250) = 10毫秒 5磁盘存贮器假定只有一台，所以可不考虑台号地址。有4个记录面，每个记录面有275个磁道。假定每个扇区记录1024个字节，那么需要12288 1024字节 = 12个扇区。由此可得如下地址格式： 16 15 14 6 5 4 3 0 此地址格式表示有4台磁盘，每台有4个记录面，每个记录面最多可容纳512个磁道，每道有16个扇区。 10 一台活动头磁盘机的盘头组共有20个可用的盘面，每个盘面直径18英寸，可供记录局部宽5英寸，道密度为100道

18、/英寸，位密度为1000位/英寸最内道，并假定各磁道记录的信息位数相同。试问： 1盘片组成总容量是多少兆106位？2假设要求数据传输率为1MB/s,磁盘转速每分钟应是多少转？ 1)磁盘内径为：9英寸-5英寸 = 4英寸 内层磁道周长为2?R?2*3.14*5?31.4英寸 每道信息量 = 1000位/英寸*31.4英寸 = 3.14*104位 磁盘有100道/英寸*5英寸 = 500道 盘片组总容量：20*500*3.14*104 = 3.14*108位 = 314兆位 (2)每转即每道含有信息量 1MB/s?267转/s?16020转/分钟 33.925*10B/转3.14*104位，即3.

19、925*103B 14 刷新存储器的重要性能指标是它的带宽。假设显示工作方式采用分辨率为1024 768，颜色深度为24位，帧频刷新速率为72Hz，求： 1刷新存储器的存储容量是多少？ 2刷新存储器的带宽是多少？解：1因为刷新存储器所需存储容量 = 分辨率 每个像素点颜色深度=1024 768 3B 4MB 2因为刷新所需带宽 = 分辨率 每个像素点颜色深度 刷新速度=1024 9 768 3B 72 / S = 165888KB / S 162MB / S 4有一个1024K32位的存储器，由128K8位的DRAM芯片构成。问： (1) 总共需要多少DRAM芯片? (2) 设计此存储体组成框

20、图。 (3) 采用异步刷新方式，如单元刷新间隔不超过8ms，那么刷新信号周期是多少? 解： (1) (2) 设计此存储体组成框图如下页所示。 (3) 如果选择一个行地址进行刷新，刷新地址为A0-A8，因此这一行上的2048个存储元 10 同时进行刷新，即在8ms内进行512个周期。刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式，或按8ms/512 = 15.5us刷新一次的异步刷新方式。 5要求用256Kl6位SRAM芯片设计1024K32位的存储器。SRAM芯片有两个控制端：当CS有效时，该片选中。当W/R1时执行读操作，当W/R=0时执行写操作。 解： 即所设计的存储器单元数

21、为1M，字长为32，故地址长度为20位A19A0，所用芯片存储单元数为256K，字长为16位，故占用的地址长度为18位A17A0。由此可用位并联方式与地址串联方式相结合的方法组成组成整个存储器，共8片RAM芯片，并使用一片2:4译码器。其存储器结构如下列图。 256K16 8设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T100ns，数据总线宽度为64位，总线传送周期，=50ns。求：顺序存储器和交叉存储器的带宽各是多少? 11 解：顺序存储器和交叉存储器连续读出m = 8个字的信息总量都是：q = 64位*8 = 512位 顺序存储器和交叉存储器连续

22、读出8个字所需的时间分别是：t1 = mT = 8100ns = 810-7s t2 = T+(m-1) = 100ns+750ns = 450 ns = 4.510-7 s 顺序存储器和交叉存储器的带宽分别是： W1=q/t1=512/(810-7)=64107位/s W2=q/t2=512/(4.510-7)=113.8107 位/s 10cache存储周期40ns，主存存储周期200ns，cache主存系统平均访问时间为50ns，求cache的命中率是多少? 解：cache主存系统平均访问时间ta=50ns， 而ta = h*tc+(1-h)*tm； 所以 h*tc+tm-h*tm=50

23、ns , (tc-tm)*h=50-tm h=(50-tm)/(tc-tm) =(50-200)/(40-200) =150/160=93.75% 11某计算机采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中，假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中执行的指令数相等，程序运行的时间是否相等。 1循环程序由6条指令组成，重复执行80次。 2循环程序由8条指令组成，重复执行60次。 解：设取指周期为T，总线传送周期为，指令执行时间为t0 (1)t = (T+5+6t0)*80 = 80T+400+480 t0 (2) t = (T+7+

24、8t0)*60 = 60T+420+480 t0 一、 所以不相等。简答题 1、冯诺依曼型计算机的根本特点是什么？ 12 答：冯?诺依曼原理的根本思想是： ? 采用二进制形式表示数据和指令。指令由操作码和地址码组成。 ? 将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。这就是“存储程序和“程序控制简称存储程序控制的概念。 ? 指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。 ? 计算机由存储器、运算器、控制器、输入设备和输出设备五大根本部件组成，并规定了5局部的根本功能。 冯?诺依曼型计算机的根本特点也可以用“存储程序

25、和“程序控制来高度概括。 2、计算机硬件有哪些部件，各部件的作用是什么？ 答：计算机的硬件系统由有形的电子器件等构成的，它包括运算器、存储器、控制器、输入输出设备及总线系统组成。而总线分为数据总线、地址总线、控制总线，其结构有单总线结构、双总线结构及多总线结构。存储器Memory是用来存放数据和程序的部件；运算器是对信息进行运算处理的部件；控制器是整个计算机的控制核心。它的主要功能是读取指令、翻译指令代码、并向计算机各局部发出控制信号，以便执行指令；输入设备能将数据和程序变换成计算机内部所能识别和接受的信息方式，并顺序地把它们送入存储器中；输出设备将计算机处理的结果以人们能接受的或其它机器能接

26、受的形式送出。 3、什么是总线？以总线组成计算机有哪几种组成结构？ 答：总线Bus就是计算机中用于传送信息的公用通道，是为多个部件效劳的一组信息传送连接线。按照总线的连接方式，计算机组成结构可以分为单总线结构、双总线结构和多总线结构等详细内容见第7章。 4、什么是硬件、软件和固件？什么是软件和硬件的逻辑等价？在什么意义上软件和硬件是不等价的？ 答：计算机硬件Hardware是指构成计算机的所有实体部件的集合，通常这些部件由电路电子元件、机械等物理部件组成。计算机软件Software是指能使计算机工作的程序和程序运行时所需要的数据，以及与这些程序和数据有关的文字说明和图表资料，其中文字说明和图表

27、资料又称为文档。固件Firmware是一种介于传统的软件和硬件之间的实体，功能上类似软件，但形态上又是硬件。微程序是计算机硬件和软件相结合的重要形式。 软件和硬件的逻辑等价含义： 1任何一个由软件所完成的操作也可以直接由硬件来实现 2任何一条由硬件所执行的指令也能用软件来完成 在物理意义上软件和硬件是不等价的。 5、计算机系统按程序设计语言划分为哪几个层次？ 答：计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇编语言级、高级语言级组成，每一级上都能创造程序设计，且得到下级的支持。 6、解释如下概念：ALU，CPU，主机和字长。 答：算术逻辑运算部件A

28、LU：Arithmetic Logic Unit，是运算器的核心组成，功能是完成算数和逻辑运算。“中央处理单元CPU：Central Processing Unit包括运算器和控制器，是计算机的信息处理的中心部件。存储器、运算器和控制器在信息处理操作中起主要作用，是计算机硬件的主体局部，通常被称为“主机。字长决定了计算机的运算精度、指令字长度、存储单元长度等，可以是8/16/32/64/128位bit等。 7、常用的计算机性能指标有哪些？ 答：评价计算机性能是一个复杂的问题，早期只限于字长、运算速度和存储容量3大指标。目前要考虑的因素有如下几个方面。 (1) 主频 主频很大程度上决定了计算机的

29、运行速度，它的单位是兆赫兹(MHz)。 (2) 字长 字长决定了计算机的运算精度、指令字长度、存储单元长度等，可以是8/16/32/64/128位(bit)。 (3) 运算速度 衡量计算机运算速度的早期方法是每秒执行加法指令的次数，现在通常用等效速度。 (4) 存储容量 以字为单位的计算机常以字数乘字长来说明存储容量。 13 (5) 可靠性 系统是否运行稳定非常重要，常用平均无故障时间(MTBF)衡量。 (6) 可维护性 系统可维护性是指系统出了故障能否尽快恢复，可用平均修复时间(MTRF)表示，它是指从故障发生到机器修复平均所需要的时间。 (7) 可用性 是指计算机的使用效率。 (8) 兼容

30、性 兼容是广泛的概念，是指设备或程序可以用于多种系统的性能。兼容使得机器的资源得以继承和开展，有利于计算机的推广和普及。 8、多媒体的含义是什么？ 答：多媒体技术是指能够同时获取、处理 、编辑、存储和展示两个以上不同信息类型媒体的技术。计算机信息的形式可以是文字、声音、图形和图象等。 9、简单描述计算机的层次结构，说明各层次的主要特点。 答：现代计算机系统是一个硬件与软件组成的综合体，可以把它看成是按功能划分的多级层次结构。 第0级为硬件组成的实体。 第1级是微程序级。这级的机器语言是微指令集，程序员用微指令编写的微程序一般是直接由硬件执行的。 第2级是传统机器级。这级的机器语言是该机的指令集

31、，程序员用机器指令编写的程序可以由微程序进行解释。 第3级操作系统级。从操作系统的根本功能来看，一方面它要直接管理传统机器中的软硬件资源，另一方面它又是传统机器的延伸。 第4级是汇编语言级。这级的机器语言是汇编语言，完成汇编语言翻译的程序叫做汇编程序。 第5级是高级语言级。这级的机器语言就是各种高级语言，通常用编译程序来完成高级语言翻译工作。 第6级是应用语言级。这一级是为了使计算机满足某种用途而专门设计的，因此这一级语言就是各种面向问题的应用语言。 10、 计算机系统的主要技术指标有哪些？ 计算机系统的主要技术指标有：机器字长、数据通路宽度、主存储器容量和运算速度等。 机器字长是指参与运算的

32、数的根本位数，它是由加法器、存放器的位数决定的。 数据通路宽度是指数据总线一次所能并行传送信息的位数。 主存储器容量是指主存储器所能存储的全部信息。 运算速度与机器的主频、执行什么样的操作、主存储器本身的速度等许多因素有关。 11、 试计算采用3232点阵字形的一个汉字字形占多少字节？存储6763个1616点阵以及2424点阵字形的汉字库各需要多少存储容量？ 答：128B 216416B 486936B 12、 海明校验码的编码规那么有哪些？ 答：假设海明码的最高位号为m，最低位号为1，即mm-1?21，那么海明码的编码规那么是： 1校验位与数据位之和为m，每个校验位Pi在海明码中被分在位号2

33、i-1的位置上，其余各位为数据位，并按从低向高逐位依次排列的关系分配各数据位。 2海明码的每一位位码Hi包括数据位和校验位由多个校验位校验，其关系是被校验的每一位位号要等于校验它的各校验位的位号之和。 13、 简述CRC码的纠错原理。 答：CRC码是一种纠错能力较强的编码。在进行校验时，将CRC码多项式与生成多项式G(X)相除，假设余数为0，那么说明数据正确；当余数不为0时，说明数据有错。只要选择适当的生成多项式G(X)，余数与CRC码出错位位置的对应关系是一定的，由此可以用余数作为依据判断出错位置从而纠正错码。 14 14、 运算器由哪几局部组成？ 答：运算器的根本结构应包括以下几个局部：

34、(1) 能实现算术和逻辑运算功能的部件ALU； (2) 存放待加工的信息或加工后的结果信息的通用存放器组； (3) 按操作要求控制数据输入的部件：多路开关或数据锁存器； (4) 按操作要求控制数据输出的部件：输出移位和多路开关； (5) 计算器与其它部件进行信息传送的总线以及 总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。 15、 主存储器有哪些性能指标？它们的含义是什么？ 答：存储器的性能指标是对存储器进行设计、使用和提高时的主要依据，存储器性能指标也称为存储器参数。 1 存储容量是指一个功能完备的存储器所能容纳的二进制信息总量，即可存储多少位二进制信息代码。 2 存储器速度：

35、存储器取数时间和存储器存取周期 3 数据传输率：单位时间可写入存储器或从存储器取出信息的最大数量，称为数据传输率或称为存储器传 输带宽bM 4 可靠性存储器的可靠性是指在规定时间内存储器无故障的情况，一般用平均无故障时间MTBF来衡量。 5 价格：又称本钱，它是衡量主存储器经济性能的重要指标。 16、 主存的根本组成有哪些局部？各局部主要的功能是什么？ 答：主存储器的根本组成： 1贮存信息的存储体。一般是一个全体根本存储单元按照一定规那么排列起来的存储阵列。存储体是存储器的核心。 2信息的寻址机构，即读出和写入信息的地址选择机构。这包括：地址存放器MAR和地址译码器。地址译码器完成地址译码，地

36、址存放器具有地址缓冲功能。 3存储器数据存放器MDR。在数据传送中可以起数据缓冲作用。 4写入信息所需的能源，即写入线路、写驱动器等。 5读出所需的能源和读出放大器，即读出线路、读驱动器和读出放大器。 6存储器控制部件。包括主存时序线路、时钟脉冲线路、读逻辑控制线路，写或重写逻辑控制线路以及动态存储器的定时刷新线路等，这些线路总称为存储器控制部件。 17、 静态MOS存储元、动态MOS存储元各有什么特点？ 答：在MOS半导体存储器中，根据存储信息机构的原理不同，又分为静态MOS存储器SRAM和动态MOS存储器DRAM，前者利用双稳态触发器来保存信息，只要不断电，信息不会丧失，后者利用MOS电容

37、存储电荷来保存信息，使用时需不断给电容充电才能使信息保持。 18、 什么是刷新？为什么要刷新？有哪几种常用的刷新方式？ 答：对动态存储器要每隔一定时间通常是2ms给全部根本存储元的存储电容补充一次电荷，称为RAM的刷新，2ms是刷新间隔时间。由于存放信息的电荷会有泄漏，动态存储器的电荷不能象静态存储器电路那样，由电源经负载管源源不断地补充，时间一长，就会丧失信息，所以必须刷新。常用的刷新方式有两种：集中式刷新、分布式刷新。 19、 简要说明提高存储器速度有哪些措施？ 答：高速缓冲存储器、多体交叉存储器。 20、 Cache有哪些特点？ 答：Cache具有如下特点： (1) 位于CPU与主存之间

38、，是存储器层次结构中级别最高的一级。 (2) 容量比主存小，目前一般有数KB到数MB。 (3) 速度一般比主存快510倍，通常由存储速度高的双极型三极管或SRAM组成。 (4) 其容量是主存的局部副本。 (5) 可用来存放指令，也可用来存放数据。 15 (6) 快存的功能全部由硬件实现，并对程序员透明。 21、 如何区别存储器和存放器？两者是一回事的说法对吗？ 答：存储器和存放器不是一回事。存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速度较慢。存放器属于CPU的一局部，访问存放器的速度很快。 22、 存储器的主要功能是什么？为什么要把存储系统分成假设干个不同层次？主要有哪些层次？

39、 答：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件以及硬件与软件相结合的方法连接起来的系统。把存储系统分成假设干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器和辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓冲和主存间称为Cache主存存储层次Cache存储系统；主存和辅存间称为主存辅存存储层次虚拟存储系统。 23、 说明存储周期和存取时间的区别。 答：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。存取时间是指从启动一次存储器操作到完成该

40、操作所经历的时间。存取周期一定大于存取时间。 24、 指令格式设计的准那么有哪些？ 答：一台计算机选择怎样的指令格式，涉及多方面因素。一般要求指令的字长要短一些，以得到时间和空间上的优势。但指令也必须有足够的长度以利于增加信息量。再者，指令字长一般应是机器字符长度的整数倍以便存储系统的管理。另外，指令格式的设计还与如何选定指令中操作数地址的位数有关。 25、 指令是灵活多变的，表达在哪些方面？ 答：指令是灵活多变的，主要表达在以下几个方面：指令格式多样；寻址方式丰富；指令类型多种；操作码位数可随地址码个数变化而变化扩展操作码方式；指令长度可变等。 26、 试比较基址寻址和变址寻址的异同点。 答

41、：基址寻址方式和变址寻址方式，在形式上是类似的。但用户可使用变址寻址方式编写程序，而基址寻址方式中对于基址存放器，用户程序无权操作和修改，由系统软件管理控制程序使用特权指令来管理的。再者基址寻址方式主要用以解决程序在存储器中的定位和扩大寻址空间等问题。 27、 堆栈是什么？它有什么特点？功能有哪些？ 答：1堆栈的概念 ? 是假设干个存储单元(或存放器)的有序集合，它顺序地存放一组元素。 ? 数据的存取都只能在栈顶单元内进行，即数据的进栈与出栈都只能经过栈顶单元这个“出入口。 ? 堆栈中的数据采用“先进后出或“后进先出的存取工作方式。 2堆栈结构在计算机中的作用 ? 具有堆栈结构的机器使用零地址

42、指令，这不仅合指令长度短，指令结构简单，机器硬件简化。 ? 实现程序调用，子程序嵌套调用和递归调用。 ? 对于“中断技术，堆栈更是不可缺少的，保存“断点和“现场。 3堆栈的操作 设数据进栈方向为从高地址向低地址开展，当向堆栈压入数据时，SP的内容先自动递减而指向一个新的空栈顶单元，再把数据写入此栈顶单元；当数据弹出堆栈时，立即读出SP所指向的栈顶单元内容，再把SP内容自动递增而指向新的栈顶位置。即 PUSH X； (SP)-1?SP (X)?(SP) POP X； (SP)?X (SP)+1?SP 28、 指令长度和机器字长有什么关系？半字长指令、单字长指令、双字长指令分别表示什么？ 16 答

43、：指令长度与机器字长没有固定关系，指令长度可以等于机器字长，也可以大于或小于机器字长。通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。 29、 计算机进行程序控制工作的根本原理是怎样的？ 答：程序控制原理： 1编程； 2送MM通过输入设备； 3机器工作时，是按一定的序列逐条取出指令，分析指令，执行指令，并自动转到下一条指令执行，直到程序规定的任务完成； 4程序控制由控制器承担，程序存储由存储器完成。 30、 控制器的根本功能是什么？根本组成部件包括哪些？ 答：控制器的根本功能就是负责指令的读出，进行识

44、别和解释，并指挥协调各功能部件执行指令。控制器的根本结构包括：指令部件、时序部件、微操作控制线路、中断控制逻辑。 31、 微程序控制的根本思想是什么？ 答：微程序控制技术在现今计算机设计中得到广泛的采用，其实质是用程序设计的思想方法来组织操作控制逻辑。 32、 说明机器指令和微指令的关系。 答：抽象级别不同。机器指令是由一组二进制代码组成的。微指令是具有微地址的控制字。一系列微指令的有序集合构成微程序。在微程序控制逻辑法中，机器指令由微程序实现。格式不同。机器指令包括操作码和操作数地址码字段，微指令根据编译法的不同有多种情况，一般包括微操作信息和下地址字段。 33、 控制器有哪几种控制方式？各

45、自有什么特点？ 答：控制器的控制方式可以分为3种：同步控制方式、异步控制方式和联合控制方式。 同步控制控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。 异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。 联合控制方式是同步控制和异步控制相结合 34、 指令和数据都存放在主存，如何识别从主存储器中取出

46、的是指令还是数据？ 答：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为： 1取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析、取数或执行周期取出的是数据。 2取指令或数据时地址的来源不同：指令地址来源于程序计算器；数据地址来源于地址形成部件。 35、 什么是微指令和微操作？微程序和机器指令有何关系？微程序和程序之间有何关系？ 答：微指令是控制计算机各部件完成某个根本微操作的命令。微操作是指计算机中最根本的、不可再分解的操作。微指令和微操作是一一对应的，微指令是微操作的控制信号，微操作是微指令的操作过程。微指令是假设干个微命令的集合。微程序是机器指令的实时解释器，每

47、一条机器指令都对应一个微程序。 微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存放器中。 36、 比较水平微指令和垂直微指令的优缺点。 答：1水平型微指令并行操作能力强、效率高并且灵活性强，而垂直型微指令那么较差。2水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。3由水平型微指令解释指令的微程序，因而具有微指令字 17 比较长，但微程序短的特点，而垂直型微指令那么正好相反。 4水平型微指令用户难以掌握，

48、而垂直型微指令与指令相似，相对来说比较容易。 37、比较单总线、双总线和多总线结构的性能特点。 答：在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否那么，由于一条总线由多种功能部件共用，可能导致很大的时间延迟。 在双总线结构中，存在2种总线：存储总线，用于CPU与主存储器的信息交换；I/O总线，用于外设与主机的信息交换。 在双总线结构的根底之上，为了使高速外设(如磁盘机)能高速度地与主存储器进行数据交换，在高速外设与主存储器之间可以增设直接存储器访问(DMA：Direct Memory Ac

49、cess)方式的高速I/O总线(DMA总线)，从而形成多总线结构 38、什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？ 答：时钟周期是系统工作的最小时间单位，它由计算机主频决定；总线周期指总线上两个设备进行一次信息传输所需要的时间如CPU对存储器或I/O端口进行一次读/写操作所需的时间；指令周期指CPU执行一条指令所需要的时间。 三者之间的关系是：时钟周期是根本动作单位；一个总线周期通常由n个时钟周期组成；而一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有，这取决于该指令的功能。 39、说明总线结构对计算机系统性能的影响。 答：主要影响有以下三方面： 1最大存

50、储容量 单总线系统中，最大内存容量必须小于由计算机字长所决定的可能地址总线。 双总线系统中，存储容量不会受到外围设备数量的影响 2指令系统 双总线系统，必须有专门的I/O指令系统 单总线系统，访问内存和I/O使用相同指令 3吞吐量 总线数量越多，吞吐能力越大 40、接口电路在系统结构中的作用是什么？ 答：外设接口或叫作I/O接口是主机和外设控制器之间的实体部件，是实现主机与外设之间信息交换所必不可少的硬件支持。 41、接口电路应具备哪些根本功能？ 答：接口电路应具有的根本的功能：1数据的暂存与缓冲；2保存设备的工作状态；3信息交换方式的控制；4通信联络控制；5外设的识别；6数据格式的变换控制。

51、 42、外部设备在系统中如何编址，如何与主机连接？ 答：通常根据与存储器地址的关系，有两种编址方式。 1统一编址：指外设接口中的I/O存放器和主存单元一样看待，将它们和主存单元组合在一起编排地址；或者说，将主存的一局部地址空间用作I/O地址空间。这样就可以用访问主存的指令去访问外设的某个存放器，因而也就不需要专门的I/O指令，可以简化CPU的设计。 2单独编址：为了更清楚地区别I/O操作和存储器操作，I/O地址通常与存储地址分开独立编址。这样，在系统中就存在了另一种与存储地址无关的I/O地址，CPU也必须具有专用于输入输出操作的I/O指令和控制逻辑。 43、什么是I/O组织方式？有哪几种I/O

52、组织方式？各自的特点是什么？ 答：I/O组织是指计算机主机与外部设备之间的信息交换方式。计算机主机与外设之间的信息交换方式有5种：程序查询式、中断式、DMA式、通道式、外围处理机方式。 从系统结构的观点看，前两种方式是以CPU为中心的控制，都需要CPU执行程序来进行I/O数据传送，而DMA式和通道式这两种方式是以主存贮器为中心的控制，数据可以在主存和外设之间直接传送。对于最后一种方式，那么是用微型或小型计算机进行输入和输出控制。程序查询和程序中断方式适用于数据传输率比较低的外设，而 18 DMA、通道和外围处理机使用于数据传输率比较高的外设。程序查询式控制简单，但系统效率很低；中断式通过效劳程

53、序完成数据交换，实现了主机与外设的并行性；DMA式通过硬件实现了数据传送，速度快，但只能控制同一类外设；通道式采用执行通道程序实现对不同类型设备的控制和管理，并行性进一步提高；外围处理机方式具有更大的灵活性和并行性。 44、查询方式和中断方式的主要异同点是什么？ 答：两种方式都是以CPU为中心的控制方式，都需要CPU执行程序来进行I/O数据传送。程序查询式控制简单，但系统效率很低，无法实现并行操作；中断式通过效劳程序完成数据交换，实现了主机与外设的并行性。 45、什么是中断？中断技术给计算机系统带来了什么作用？ 答：中断是指这样一个过程：当计算机执行正常程序时，系统中出现某些异常情况或特殊请求

54、，CPU暂停它正在执行的程序，而转去处理所发生的事件；CPU处理完毕后，自动返回到原来被中断了的程序继续运行。中断的作 1024K32 用：1主机与外部设备并行工作；2实现实时处理；3硬件故障处理；4实现多道程序和分时操作。 = 46 答：1中断优先级有两个方面的含义：A一是中断请求与CPU现行程序优先级的问题；B另一含义是各中断源之间，谁更迫切的问题。2方法：A 软件；B硬件：为了得到较高的效率，一般采用硬件判优方法。判优逻辑随着判优方案的不同可有不同的结构，其组成局部既可能在设备接口之中，也可能在CPU内部，也可能这两局部都有。其作用是决定CPU的响应并且找出最高优先请求者，如果确定接收这

55、个请求的话，就由CPU发出中断响应信号INTA。C软硬件结合。中断判优发生在中断过程的第二步，中断请求之后，中断响应之前。 47、外部设备有哪些主要功能？可以分为哪些大类？各类中有哪些典型设备？ 答：外部设备的主要功能有数据的输入、输出、成批存储以及对信息的加工处理等。外部设备可以分为五大类：输入输出设备、辅助存储器、终端设备、过程控制设备和脱机设备。其典型设备有键盘、打印机、磁盘、智能终端、数/模转换器和键盘软盘数据站等。 48、磁外表存储器的特点有哪些？ 答：磁外表存储器有如下显著的特点： 1存储密度高，记录容量大，每位价格低； 2记录介质可以重复使用； 3记录信息可长时间保存而不致丧失； 4非破坏性读出，读出时不需再生信息； 5存取速度较低，机械结构复杂，对工作环境要求较严。 19