毕业设计VHDL语言设计的数字频率计

《毕业设计VHDL语言设计的数字频率计》由会员分享，可在线阅读，更多相关《毕业设计VHDL语言设计的数字频率计（38页珍藏版）》请在装配图网上搜索。

1、 摘 要 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用VHDL语言设计了一个简单的数字频率计的过程。关键字；频率计 VHDL语言AbstractIn electronics, the f

2、requency is the most basic parameters, and one with many electric parameter measurement systems, measurement results are very close relations, and therefore frequency measurement becomes even more important. There are many methods of measuring frequency, including electronic counter measure frequenc

3、y with high precision and easy, measurement, and is easy to realize rapid measuring process automation etc, and is one of the important methods of frequency measurements. Electronic counters frequency measurement there are two ways: one is the direct frequency measurement method, that is, in a certa

4、in gate time measurement is measured signal pulse number, 2 it is indirect frequency measurement method, such as periodic frequency measurement method. Direct frequency measurement method for high-frequency signal frequency measurements, indirect measuring frequency act applies to low frequency sign

5、al frequency measurements. This paper expounds with VHDL language design a simple digital frequency meter process.Key word： Frequency meter VHDL language.目录概述第 1 章 数字电路简介 1.1数字电路的特点 1.2数字电路的应用 第 2 章 数字频率计的发展及研究意义第3章 设计要求 3.1 整体设计要求 3.2系统结构要求第4章 芯片介绍4.1 555定时器4.2 COMS与非门40114.3 BCD可逆计数器401924.4 BCD七段

6、译码器45114.5 七段数码显示器第5章 整体方案设计5.1 元器件选择5.2 整体方框图5.3 电路原理图 5.4 工作原理第6章 测试与调整心得体会致谢概述电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。数字集成电路作为电子频率计的基本原

7、理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则没测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。本文，数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率，转速，声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到

8、的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件的广泛应用，整个系统大大简化，实用能力越来越明显，以后的章节中我们会详细介绍频率计的设计。第 1 章 数字电路简介1.1 数字电路及其特点数字电路的工作信号一般都是数字信号。在电路中它往往表现为突变的电压或电流，并且置于两个可能的状态。所以数字电路中的半导体管多数工作在开关状态。利用管子的导通和截止两种不同的工作状态产生不同的数字信息，完成信号的传递和处理任务。因此，数字电路的基本单元电路比较简单，对元件的精度要求不太严格。适于做集成电路，大批量的产生。它具有使用方便，可靠性高，价格低廉等优点。1.

9、2数字电路的应用目前，数字电路的应用已极为广泛。在数字通信中可以用若干个“0”和“1”编制成各种代码，分别代表不同的含义，用以实现信息的传送。利用数字电路的逻辑功能可以设计出各种各样的数字控制装置用来实现对生产过程的自动控制。现代的量测仪表中也日益普遍地采用了数字电路。一方面可以利用数字电路对测量结果进行分析处理同时可以用我们所习惯的十进制数码形式把这些结果及时地显现出来。今天电子计算机不仅成了近代自动控制中不可缺少的一个组成部分，而且几乎渗透到了国民经济和人民生活的一切领域之中，并在许多方面引起了根本性的变革。可以相信，随着我国集成电路技术的进一步发展和完善，数字电子技术的应用必将得到更快的

10、发展和普及。1第 2 章 数字频率计的发展及研究意义在数字电路中，数字频率计属于时序电路，它主要由具有记忆功能的触发器构成。在计算机及各种数字仪表中，都得到了广泛的应用。在CMOS电路系列产品中，数字频率计是用量最大、品种很多的产品，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。本课题主要选择以集成芯片作为核心器件，设计了一个简易数字频率计，以触发器和计数器为核心，由信号输入、隔直，触发、计数、数据处理和数据显示等功能模块组成。放大整形电路：对被测信号进行预处理；闸门电路：获取单位时间内进入

11、计数器的脉冲个数；时基信号：产生一个秒信号；计数器译码电路：计数译码集成在一块芯片上，计单位时间内脉冲个数，把十进制计数器计数结果译成BCD码；显示：把BCD码译码在数码管显示出来。设计中采用了模块化设计方法，采用适当的放大和整形，提高了测量频率的范围。 2第3章 设计要求3.1整体功能要求频率计主要用于测量正弦波、三角波和尖脉冲等周期信号的频率值。3.2系统结构要求如图所示，图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试项目-频率、周期或者脉宽，若测量频率则进一步选择档位。数字显示频率计整体方案结构方框图3第4章 相关芯片介绍4.1 555定时器555定时器是一种将

12、模拟电路和数字电路结合在一起的中规模集成电路。它的功能灵活适用范围广，只要在它的外部接两三个电阻和电容元件，就可以方便地组成单稳态电路、多谐振荡器和施密特电路。所以555定时器芯片在波形的产生和整形、工业控制、定时仿声、电子乐器及防盗报警方面应用广泛。其结构图如下。（1）由R1、R2、R3构成的基准电路。在VCO端未加信号时，分别产生1/3Vcc（A2电压比较器）、2/3Vcc（A1电压比较器）的基准电压。在VCO端外加基准电压时，则基准电压未外加信号电压值为 4 VREF和1/2V RREF。（2）集成运算放大器A1、A2构成单门限电压比较器。（3）G1、G2构成具有置“0”输入端（4端）的

13、基本RS触发器；G3、G4为该触发器的缓冲输出级，电路的输出逻辑状态与Q端输出相同。增加缓冲级是为了提高555集成电路模块的带负载能力。（4）双极型三极管T构成放电开关电路。当Q端输出低电平是三极管导通；当Q端输出高电平时三极管截止。（5）各引脚功能555定时器的各引脚如图所示555集成电路引脚图1 脚：GND（或VSS）外接电源负端VSS或接地，一般情况接地52 脚：低触发端3 脚：OUT（或Vo）输出端4 脚：RD是直接清零端。当RD端接低电平，则时基电路不工作，此时不论、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5 脚：CO（或VC）为控制电压端。若此端外接电压，则可改

14、变内部俩个比较器的基准电压，当该端不用时，应将该端串入一只0.1uF电容接地，以防引入干扰。6 脚：TH高触发端。7 脚：D放电端。8 脚：外接电源VCC555定时器的功能其功能如表所示THOUTDIS00导通1/3Vcc11截止2/3Vcc1/3Vcc10导通2/3Vcc1/3Vcc1不变不变555定时器的应用1单稳态触发器由555构成的单稳态触发器及工作方式波形如图3.3.1所示。电6源接通瞬间，电路有一个稳定的过程，即电源通过电阻R向电容C充电，当VC上升到2/3Vcc时，触发器复位，VO为低电平，放电三极管VT导通，电容C放电，电路进入稳定状态。若触发输入端施加触发信号（Vi1/3/V

15、cc），触发器发生翻转，电路进入暂稳态，VO输出高电平时，且三极管VT截止。此后电容C放电至VC2/3Vcc时，电路又发生翻转VO为低电平，VT导通，电容C放电，电路恢复至稳定状态。如果忽略VT的饱和压降，则VC从零电平上升到2/3Vcc的时间，即为输出电平VO的脉宽TW。 电路图 7波形图2多谐振荡器由555构成的多谐振荡器如图下图所示8（a） (b)定时器构成的多谐振荡器在图（a）中，当接通电源后，电容C被充电，VC上升，当VC上升到2/3Vcc时，触发器被复位，同时放电管VT导通，此时VO为低电平，电容C通过R2和VT放电，使VC下降。当VC下降到1/3Vcc时，触发器又被置位，VO翻转

16、为高电平。当C放电结束时，VT截止，VCC将通过R1、R2向电容器C充电。3施密特触发器将555定时器的阀值输入端和触发输入端连在一起便构成了施密特触发器，如图所示。9、（a）电路图 10(b)波形图 由555定时器构成的施密特触发器如将图中5脚外接控制电压VIC，改变VIC的大小，可以调节回差电压的范围。如果在555定时器的放电端（7脚）外接一电阻，并与另外一电源Vcc1相连，则由vO2输出信号可实现电平转换。4.2 COMS与非门4011COMS与非门的电路结构如下图所示，它由俩个串联的MMOS管和俩个并联的PMOS管构成，VT1、VT2为POMS管，VT3、VT4为NMOS管，每个输入连

17、到一个POMS管和NMOS管的栅极。4.2.1. COMS与非门电路工作原理： 当A、B端均为高电平时，VT1、VT2截止VT3、VT4导通，Y端11为低电平。即A1、B1时Y0。 当A、B端均为低电平时，VT1、VT2导通VT3、VT4截止，Y端为高电平。即A0、B0时，Y1。 当A端为低电平、B端为高电平时，A端低电平使VT2导通、VT3截止，B端高电平使VT1截止、VT4导通，由于VT2导通、VT3截止，Y端输出高电平。即A0、B1时，Y1。 当A端为高电平、B端为低电平时，A端高电平使VT3导通、VT2截止，B端低电平使VT4截止、VT1导通，由于VT1导通、VT4截止，Y端输出高电平

18、。即A1、B0时，Y1。 从上分析不难看出，COMS与非门的输出端与输入端之间满足： CC4011是一种常见的COMS与非门芯片，其结构如图 3.2.2 所示，从图 3.2.2 可以看出，CC4011内部有四个与非门，每个与非门有2个输入端和1个输出端。12 芯片4011的结构即A1A4、B1B4为输入端，Y1Y4为输出端 4.2.2.与非门的基本原理“与非门”是TTL的基本电路形式。图3.2.2 所示电路是一个集成TTL与非门电路的原理图，它的输入极是一个发射极晶体管V1，用来实现与逻辑功能。可以认为V1 是3个发射极独立，而基极公用、集电极也公用的晶体管。下面分析TTL与非门工作原理以及如

19、何实现“与非”逻辑功能的。有0出1。当输入端A、B、C中至少有一个为低电平（0.3V）时，则V1的基极电位UB1（0.3+0.7）V1V，这时将会有基极电流从电源U CC经电阻R1、V1管的基极B1、向处于低电平的发射极流出。13（1）如果要使V2的发射极导通，V1的UB1应大于0.72V1.4V，若要使V2和V5的发射结同时导通，UB1应为0.73V2.1V，现在UB1被钳制在1V左右，迫使晶体管V2和V5都截止。于是输出端的电平由下式决定： U0UCCuBE3uBE4uR23.6V式中 uR2为R2的压降，故u0为高电平。此时接到高电平的其他各输入端在V1上的相应发射结将反偏，是这些输入端

20、与输出隔离。另外，由于V5截止，当接负载后，将有电流从UCC经R4流向每个外接负载门，这种电流称为拉电流。该电路的这种工作状态称为截止状态。 （2）全1则0。当各输入端的电位全部为高电平（约3.6V）时，多发射极晶体管V1的基极电位将升高，可能达到U B13.6+0.74.3V左右，且使V1管集电结正向偏置。电源UCC通过R1和V1的集电结向V2提供足够的基极电流，使V2饱和导通，V2的发射极电流在R3上产生的压降又为V5提供了足够的基极电流，使V5也饱和导通。因此输出端为低电平，即u00.3V。又由于此时V2管的饱和压降与V5管的发射结压降之和为uC2（0.3+0.7）V1V，不足以使V3、

21、V4同时导通，因此V4截止。此时由于V1管的基极电位被V1、V2、V5的3个发射结钳制在2.1V左右，因此V1的各发射结全部反偏，使输入端与输出端隔离开来。另外，由于V4截止，当接负载后，V5的集电极电流全部由外接负载灌入，这种电流称为灌电流。该电路的这种工作状态称为导通状态。14 TTL与非门电路 4.3. BCD可逆计数器40192计数器是数字系统中使用较多的的一种时序逻辑器件。计数器的基本功能是统计时钟脉冲的个数，即对脉冲实现计数操作。计数器也可作为分频、定时、脉冲节拍产生器和脉冲序列产生器使用。计算机中的时序发生器、分频器等都是采用计数器构成的。431.计数器的种类计数器的种类可以根据

22、不同的方式进行划分。（1）根据触发器的CP时序，可以分为同步计数器和异部计数器。15（2）根据计数器的进位和计数过程的编码方式不同，可分为二进制计数器、十进制计数器、十六进制计数器，以及BCD码计数器、循环计数器。（3）根据计数过程是递增还是递减的情况，可分为加法计数器和减法计数器。若一个计数器既能实现递增也能实现递减计数，这种计数器称为可逆计数器。43.240192 为可预置BCD 可逆计数器40192 为可预置BCD 可逆计数器，其引脚图如图 3.3.2 其内部主要由四位D 型触发器组成，与一般计数器不同之处在于加计数器和减计数器分别由两个时钟输入端。40192 具有复位CR、置数控制LD

23、、并行数据D0D3、加计数时钟CPU、减计数时钟CPD 等输入，当CR 为高电平时，计数器置零。当LD 为低电平时，进行预置数操作，D0D3上的数据置入计数器中，计数操作由两个时钟输入控制。当CPD“1”时，在CPU 上跳变时计数器加1 计数；当CPU“1”时，在CPD 上跳变计数器减1 计数。除四个Q 输出外，40192 还有一个进位输出CO 和一个借位输出BO，CO 和BO 一般为高电平，只有在加计数模式，当计数器达到最大状态时，CO 输出一个宽度为半个时钟周期的负脉冲，在减计数模式，当计数器全为零时 ，BO 输出一个宽度为半个时钟周期的负脉冲。 1640192引脚图功能表CLKUPCLK

24、DWNPECLEAR工作方式HHL加计数HHL不计数HHL减计数HHL不计数LL预置数H清 除4.3.4 CD40192的应用 （1）由CD40192组成的加计数器 如下图所示。图中CD40192计数器的Q输出端接入一片CD40192进行译码后送共阴极LED数码管显示。17 （2）40192的级连使用一个十进制计数器只能显示09是个数，为了扩大计数器范围，常用多个十进制计数器级连使用。同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号来驱动下一级计数器。下图是由40192利用进位输出控制高一位的加计数器构成的加数级连示意图：4.4 BCD七段译码器45114.4.1 显示

25、译码器18在数字系统中，常常需要将数字量直观地显示出来，供人们读取或监视系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由显示译码器、驱动器和显示器等部分组成。在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。这种把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。通常显示译码器也包含了驱动的功能。4.4.2 CD4511 BCD-七段译码器CD4511是BCD锁存,7段译码器,驱动器 在同一单片结构上由COS,MOS逻辑器件和N-P-N双极型晶体管构成。这些器件的组合，使CD4511具有低静态耗

26、散和高抗干扰及源电流高达25mA的性能。由此可直接驱动LED及其他的器件。TL、BI、LE输入端分别检测显示、亮度调节、存储或选通一 BCD 码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。CD4511引脚图19 逻辑图 4.4.3 CD4511引脚功能： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也就是不显示的状态。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。LT：3脚是测试信号的输入端，当BI=1，LT=0 时，译码输出全20为1，不管输入 D

27、CBA 状态如何，七段均发亮全部显示。它主要用来检测数7段码管是否有物理损坏。A1、A2、A3、A4、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。CD4511的里面有上拉电阻，可直接或者接一个电阻与七段数码管接口。4.4.4 数字电路CD4511的原理CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动LED显示器。其中a b c d 为 BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电

28、平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观 图3是 CD4511和CD4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只 CD4511 和 LED 数码管即可。所谓共

29、阴 LED 数码管是指 7 段 21LED 的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来选取，电源电压5V时可使用300的限流电阻。CD4511的工作真值表如表 4.5 七段数码显示器七段数码显示器就是将七个（加上小数点为8个）发光二极管按一定的方式排列起来，七段a、b、c、d、e、f、g(小数点DP)各对应一个发光二极管，发光二极管按照需要制作成条形或者圆点型。利用不同段发光段的组合，显示不同的阿拉伯数字。其结构图如图下图 所示，另一个图是显示的数码、相应的BCD码和发光段之间的对应关系。22 七段数码管的结构 显示数码01234BCD码0000000100100011010

30、0发光段ABCDEFBCABDEGABCDGBCFG显示数码56789BCD码01010110011110001001发光段ACDFGCDEFGABCABCDEFGABCFG 图 234.5.1七段数码管的分类按内部连接方式不同，七段数码显示器分为共阳极接法和共阴极接法俩种，共阳极接法如图 4.5.1 所示。 图 4.5.1 共阳极七段数码显示器的8个发光二极管的阳极连接在一起，然后与高电平想接，要想让某个发光二极管发光，只要将这个发光二极管的阴极接低电平即可。共阴极接法如图4.5.2 24 图 4.5.2 共阴极七段数码显示器的8个发光二极管的阴极连接在一起，然后与低电平想接，要想让某个发光

31、二极管发光，只要将这个发光二极管的阳极接高电平即可。 共阳极七段数码显示器必须与输出信号为低电平有效的显示译码器配套使用，共阴极七段数码显示器必须与输出信号为高电平有效的显示译码器配套使用。 七段译码显示器的优点是工作电压较低（1.53V）、体积小、寿命长。亮度高。响应速度快、工作可靠性高；缺点是工作电流大，每个字段的工作电流约为10mA左右。 25 第5章 整体方案设计数字频率计具有测量精度高，读数直观，使用方便等特点。其主要性能参考如下；（1） 测量频率范围 1Hz999.999Hz（2） 输入灵敏度高 30mV（3） 可测波形；正弦波、方波、三角波等。5.1 元器件选择元件数量元件数量二

32、极管2555240192240111451120.1uF21uF110uF1导线若干数码管2电阻4变阻器1265.2 整体方框图275.3 电路原理图5.4 工作原理5.4.1 555电路工作原理由555构成的多谐振荡器如下图 28 29在第一个图中，接通电源后，电容C被充电，VC上升，当VC上升到2/3Vcc时，触发器被复位，同时放电管VT导通，此时VO为低电平，电容C通过R2和VT放电，使VC下降。当VC下降到1/3Vcc时，触发器又被置位，VO翻转为高电平。当C放电结束时，VT截止，VCC将通过R1、R2向电容器C充电。另外由R1、R2、R3构成的基准电路,在VCO端未加信号时，分别产生

33、1/3Vcc（A2电压比较器）、2/3Vcc（A1电压比较器）的基准电压。在VCO端外加基准电压时，则基准电压未外加信号电压值为VREF和1/2V RREF。电源接通瞬间，电路有一个稳定的过程，即电源通过电阻R向电容C充电，当VC上升到2/3Vcc时，触发器复位，VO为低电平，放电三极管VT导通，电容C放电，电路进入稳定状态。若触发输入端施加触发信号（Vi1/3/Vcc），触发器发生翻转，电路进入暂稳态，VO输出高电平时，且三极管VT截止。此后电容C放电至VC2/3Vcc时，电路又发生翻转，VO为低电平，VT导通，电容C放电，电路恢复至稳定状态。如果忽略VT的饱和压降，则VC从零电平上升到2/

34、3Vcc的时间，即为输出电平VO的脉宽TW。当接通电源后，电容C被充电，VC上升，当VC上升到2/3Vcc时，触发器被复位，同时放电管VT导通，此时VO为低电平，电容C通过R2和VT放电，使VC下降。当VC下降到1/3Vcc时，触发器又被置位，VO翻转为高电平。当C放电结束时，VT截止，VCC将通30 过R1、R2向电容器C充电，以此循环工作。5.4.2 计数器工作原理在接通电源的瞬间，因电容C1两端的电压为零且不能突变，故IC1的 脚为低电平，其脚输出高电平。IC1的脚此时也为高电平，VD1导通。电源经R1、VD1向C1充电，当C1上的电压达到 电源电压时，IC1的 脚变为低电平，C1通过R

35、2放电。当C1上的电压降到1/3电源电压时，IC1的 脚又变为低电平。IC1的脚又输出高电平，此过程可视为一个负脉冲。40192的5端为加法输入端，当有脉冲输入时计数器做加法计数。12端为进位输出端，当计数器作为加法计数时没计数满10个数后，12端输出一个脉冲，该脉冲为进位脉冲送入高一位的输入端CP（5），R为计数器的清零端，当R端加上高电平时，计数器输出状态为零，并使相应的数码管显示为“0”值。 波形图如图；315.4.3 译码器工作原理显示译码器的作用是把用 BCD 码表示的 10 进制数转换成能驱动数码管正常显示的段信号，以获得数字显示。 选用显示译码器时其输出方式必须与数码管匹配。32

36、 第六章 测试与调整根据各元件原理及操作要求，实施测试与调整，直到达到满意效果，得到实验预期目的。具体操作步骤略心得体会通过这次实习让我理解到设计电路、连接电路、调测电路过程是非常复杂的一件事，这个过程让我体会到了失败的苦恼和最终成功的快乐。设计能力是我们将来必需的技能，这次实习给我提供了一个应用自己所学知识的机会，从到查找资料到对电路的设计对电路的调试再到最后电路的成功完成，都对我所学的知识进行了检验。在实习的过程中发现了以前学的数字电路的知识当中存在的不足，多数时候更多停留在理论阶段，应该更多的进行实践。同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功

37、能和使用。设计的过程是一个考验人耐心的过程，丝毫的急躁，马虎都会可能导致问题，使电路失败，对电路的调试要一步一步来，不能急躁，是在电脑上操作，会比较慢，这又要我们要灵活处理，在不影响试验的前提下可以加快进度。合理的分配时间。在设计控制电路的时候，我们可以连接译码显示和计数电路，这样就加快了完成的进度。最重要的是要熟练地把课本上的知识应用到实际的设计中，这样才能对试验中出现的问题进行分析解决。致 谢在本次论文设计过程中，指导老师对该论文从选题，构思到最后定稿的各个环节给予细心指引与教导,使我得以最终完成毕业论文设计。在学习中,老师严谨的治学态度、丰富渊博的知识、敏锐的学术思维、精益求精的工作态度以及侮人不倦的师者风范是我终生学习的楷模，导师们的高深精湛的造诣与严谨求实的治学精神，将永远激励着我。这三年中还得到众多老师的关心支持和帮助。在此，谨向老师们致以衷心的感谢和崇高的敬意！ 最后，我要向百忙之中抽时间对本文进行审阅，评议和参与本人论文答辩的各位老师表示感谢。 参考文献（1） 唐颖 陈新民 主编 数字电子技术及实训（2） 蔡杏山 主编 数字电路知识与实践课堂（3） 陈有卿 主编 555时基集成电路原理及应用（4） 黄继昌 张海贵 主编 数字集成电路应用集萃（5） 伍时和 主编 数字电子技术基础