《数电大作业30s倒计时器》由会员分享，可在线阅读，更多相关《数电大作业30s倒计时器（5页珍藏版）》请在装配图网上搜索。
1、数字电路常用芯片应用设计30s倒计时器 一、实验背景与内容数字电路常用芯片应用设计是电子技术学习中非常重要的环节之一，同时也是将理论知识和实践能力相统一的一个环节。计时器的使用相当的普遍，比如：各项体育比赛、定时报警器、交通信号灯、游戏中的倒计时器等等。这次实验所设计的是30s倒计时器，在篮球比赛中，球员持球的时间不能超过30秒，因此这一设计科用于对球员持球时间30秒的限制，一旦球员的持球时间到了30秒，LED等便会亮起，在此次设计中，考虑到可以给球员提供心理准备，所以每过10秒，LED灯就会亮一次，也就是到30秒时，LED灯亮了3次。 二、实验目的 1、掌握计时器的逻辑功能，能描述电路元器件
2、参数、功能和系统工作原理。2、熟悉电路中所用到各集成模块的管脚及功能。3、通过proteus仿真，观察并大致了解其设计在实际生活中的效果。三、实验原理和电路实验电路仿真图实验元器件及介绍：两个74LS192双时钟方式的十进制可逆计数器、两个4511七段译码器、4011四2输入与非门、4069六反相器、LED灯，开关 74LS19274LS192是十进制可编程同步加锁计数器，它采用8421码二-十进制编码，并具有直接清零、置数、加锁计数功能。其中、分别是加计数器、减计数器的时钟脉冲输入端（上升沿有效）。PL是异步并行置数控制端（低电平有效），、分别是进位、借位输出端（低电平有效），MR是异步清除
3、端，P0P3是并行数据输入端，Q3Q0是输出端。我们将用到的是它的减计数功能。74ls192引脚图：:计数芯片时钟脉冲输入 :倒计时时钟脉冲输入 PL：异步并行负载（低电平）输入 Pn：并行数据输入 Qn:触发器输出 MR:异步主复位（清除）输入：终端数最多输出 ：终端倒计时输出 74ls192功能表：输入输出MRPLCPUCPDP3P2P1P0Q3Q2Q1Q01XXXXXXX000001XXdcbadcba001XXXX加计数001XXXX减计数 1是高电平 0是低电平 X是任意74LS192的工作原理： 当PL=1，MR=0时，若时钟脉冲加入到端，且置数=1，则计数器在预置数的基础上完成加
4、计数功能，当加计数器到9时，端发出进位下跳变脉冲：若时钟脉冲加入到端，且=1,则计数器在预置数的基础上完成减数计数功能，当减计数到0时，端发出借位下跳变脉冲。由74LS192构成的30递减计数器其预置数为N=（0011 0000）8421BCD=（30）1O。它的计数原理是：只有当低位端发出借位脉冲时，高位计数器才作减计数器。当高、低位计数器处于全零，且为0时，置数端PL2=0，计数器完成并行置数，在端的输入时钟脉冲作用下，计时器再次进入下一循环减计数。 4511译码器4511译码器，全称为CD4511 。CD4511是一个用于驱动共阴极（所谓共阴 LED 数码管是指 7 段 LED 的阴极是
5、连在一起的，在应用中应接地） LED 数码管的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能，可直接驱动LED显示器。4511引脚图：BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。正常显示时， B1端应加高电平。LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A1、A2、A3、
6、A4：为8421BCD码输入端，A1为最低位。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴LED数码管。另外，CD4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观。8421 BCD 码对应的显示见下图： 40114011全称为CD4011，CD4011是四个2输入与非门，当两输入端有一个输入为0，输出就为1。当输入端均为1时，输出为0。当两个输入端都为0时，输出是1。不过在此次proteus仿真中，就是一个与非门，如下图： 40694069全称CD4069，是六反相器，以CMOS为基础构件，每个4069中有6个反向器（其实就是数电中的非门）。不过在此次proteus仿真中，就是一个非门，如下图：5
数电大作业30s倒计时器
