自学的电子技术与元器件教案

《自学的电子技术与元器件教案》由会员分享，可在线阅读，更多相关《自学的电子技术与元器件教案（43页珍藏版）》请在装配图网上搜索。

1、第9章 数字电路知识【学习要点】：本章先后讲述门电路、逻辑代数、组合逻辑电路、时序逻辑电路、A/D变换器及D/A变换器的基本知识。要求读者熟悉各种门电路的逻辑符号及逻辑关系；正确把握逻辑代数的含义及化简方法；掌握组合逻辑电路的分析和设计过程；在此基础上，再逐步理解时序逻辑电路的工作过程及分析方法。本章难度较大，且又十分重要。学习本章时，应转变思维方式，不能用模拟电路的分析方法来分析数字电路，也不能一味地使用波形分析法来分析数字电路。在分析组合逻辑电路时，应以逻辑代数为工具，自始至终将真值表、逻辑函数及逻辑图结合在一起。在分析时序逻辑电路时，应充分认识电路的结构及电路的状态，再借助状态分析来达到

2、理解电路功能的目的。9.1 基本门电路9.2 逻辑代数9.3 组合逻辑电路9.4 时序逻辑电路9.5 A/D变换与D/A变换器9.1 基本门电路一. 概述最基本的逻辑关系可以归结为与、或、非三种。利用下图（a）、（b）、（c）可以分别说明与、或、非三种逻辑关系。二.分立元件门电路1. 二极管与门电路下图（a）是二极管与门电路，A、B为输入信号，假定它们的低电平为0V，高电平为+3V，Z为输出信号。逻辑功能：当所有的输入端都是高电平时，输出才是高电平，否则输出就是低电平。与门电路的逻辑符号见图（b）所示。真值表如下。 与门真值表ABZ111010100000逻辑表达式：Z=AB与门电路的逻辑功能

3、可以总结为：有0出0，全1出1。2. 二极管或门电路下图（a）是二极管或门电路，其中，A、B为输入信号Z为输出信号。逻辑关系：A、B只要有一个输入端是高电平，输出就为高电平，只有所有的输入端均是低电位时，输出才为低电位。或门电路的逻辑符号如图（b）所示。真值表如下：或门真值表ABZ111011101000逻辑表达式：Z=A+B或门电路的逻辑功能可以总结为：有1出1，全0出0。3. 非门电路反相器就是非门，如图（a）所示。图（b）是非门的逻辑符号。逻辑关系：输入高电平时，输出为低电平；反之，输入低电平时，输出为高电平。逻辑表达式：（A头上的“-”号代表非） 非门电路的逻辑功能可以总结为：入0出1

4、，入1出0。4. 与非门电路与非门电路（简称与非门）如图（a）所示，虚线左边是一个二极管与门电路，右边是非门电路，所以它实际上是由一级与门和一级非门串联而成的。与非门电路的逻辑符号如图（b）所示逻辑关系：只有当所有的输入端均为高电平时，输出才为低电平，只要输入端有一个或几个为低电平时，输出就为高电平。表9-6为与非门的真值表。逻辑表达式为：与非门电路的逻辑功能可总结为：有0出1，全1出0。5. 或非门电路或非门电路如图（a）所示，或非门电路是由一级或门电路和一级非门电路串联而成的。或非门电路的逻辑符号如图（b）所示。逻辑关系：输入端只要有一个或几个为高电平时，输出就为低电平，只有当输入端全部为

5、低电平时，输出才为高电平。或非门电路的真值表见表9-7所示。其逻辑表达式为：或非门电路的逻辑功能可以总结为：有1出0，全0出1。三.TTL门电路TTL门电路是一种由三极管构成的门电路，这种电路的输入端和输出端都采用三极管结构。1. TTL与非门电路1）电路结构下图所示的电路是一个典型的TTL与非门电路，VT1是多发射极三极管，加到各输入端的信号通过VT1的各个发射结实现与的作用。VT2和R2、R3组成电路的中间级。VT3、VT4、VT5和R4、R5构成电路的输出级。其中，VT3和VT4组成复合管，作为输出管VT5的有源负载，以提高电路的带负载能力。2）工作原理当所有的输入端都为高电平（3.6V

6、）时，输出为低电平。当有一个或几个输入端为低电平时，输出端为高电平。结论：当所有输入端全部为高电平时，输出为低电平，当输入端有一个或几个为低电平时，输出就为高电平。可见，TTL与非门电路具有：有0出1，全1出0的逻辑功能。3）电路优点TTL与非门电路具有三大优点：一是电路的带负载能力很强；二是电路的工作速度较高；三是工作可靠，且便于集成化。目前，TTL与非门电路都已集成化，常见的型号有：SN5400、SN54S00、SN7400、SN74S00等2. TTL与或非门电路1）电路结构图（a）是一个TTL与或非门电路图，它和一般的TTL与非门电路相比，增加了一个由VT6、VT7和R6所组成的输入电

7、路和反相电路。而增加的这部分电路，和原来由VT1、VT2及R1所组成的电路完全相同。2）逻辑关系分析因VT2和VT7的输出端是并联在一起的，所以它们当中任何一个导通，都可以使VT5饱和、VT4截止，输出低电平。只有VT2、VT7同时截止，输出才是高电平。因此，这种门电路的输入和输出的关系是：当A1A2或B1B2任何一组输入全部为高电平时，输出就为低电平；而只有当每一组输入至少有一个为低电平时，输出才是高电平。这样的逻辑关系，叫做与或非。与或非门的逻辑符号如图（b）所示。与或非门电路的逻辑表达式为： 与或非门电路的逻辑功能可以总结为：一组全1出0，各组有0出1。3. TTL异或门电路异或关系是指

8、：输入相同时，输出低电平；输入不同时，输出高电平。异或门电路的逻辑符号如图所示。异或门的逻辑表达式为：异或门的真值表见表所示。异或门的逻辑功能可以总结为：相同出0，相异出1。 4. 集电极开路与非门电路（OC门）将TTL与非门电路输出端的有源负载电路去掉，使VT5集电极悬空，如图（a）所示，就形成了集电极开路与非门电路，简称OC门，它的逻辑符号如图（b）所示。由于OC门采用集电极开路形式，应用时，就必须在输出端与电源之间外加一负载电阻。 5. 三态输出与非门三态输出与非门的输出端除了可以出现高电平、低电平外，还可以出现高阻状态。三态与非门电路的结构如图（A）所示，A、B为输入端，Z为输出端，E

9、N为控制端（或称使能端）。当EN=1时，电路处于与非门工作状态，此时。当EN=0时，输出端对地和对电源都相当于开路，故输出呈高阻状态。当EN=1时，电路处于与非门工作状态，故称高电平有效，此时的电路逻辑符号如图（a）所示。当EN=0时，电路处于与非门工作状态，称低电平有效，其逻辑符号如图（b）所示。（A） 三态与非门电路 （B） 三态与非门逻辑符号9.2 逻辑代数逻辑代数是分析和设计数字电路的基本数学工具，逻辑代数中的变量只有两种取值，即0和1。且0和1不再表示具体数值的大小，而是表示两种不同的逻辑状态。一.数制数制是计数体制的简称，数制可分为十进制、二进制、八进制、十六进制等种类。1. 十进

10、制十进制数共有0、1、2、3、4、5、6、7、8、9十个数码，在计数时，采用“逢十进一”的规则。2. 其它进制二进制数、八进制数及十六进制数。二进制数只有0、1两个数码，采用“逢二进一”的计数规则。八进制数共有八个数码，即07，采用“逢八进一”的计数规则。十六进制数共有十六个数码，即09、A、B、C、D、E、F，采用“逢十六进一”的计数规则，例如，F+1=10。3. 二进制数与十进制数之间的转换1）二进制数转换为十进制数将二进制数的各位按权展开即可得到十进制数。举一个例2）十进制数转换为二进制数方法是：将整数部分连续除以2，直至商为0，取余数作为二进制数的整数。小数部分连续乘以2，直至积为1，

11、取整数作为二进制数的小数。举一个例4. 二进制数与八进制数之间的转换1）二进制数转换为八进制数整数部分从低位开始，每三位二进制数分为一组，再将每一组用一位等价的八进制数来代替。小数部分从小数点后面第一位开始，每三位分为一组，再将每一组用一位等价的八进制数来替代。整数部分不足三位，可在前面补0；小数部分不足三位，可在后面补0。举一个例2）八进制数转换成二进制数只需将每一位八进制数用一组等价的三位二进制数来表示即可。举一个例5. 二进制数与十六进制数之间的转换二进制数与十六进制数之间的转换规则同二进制数与八进制数之间的转换，只不过需要按四位一组进行分组。举一个例二. 逻辑代数的基本原理1. 基本逻

12、辑运算基本逻辑运算有三种：逻辑加、逻辑乘、逻辑非。1）逻辑加逻辑加的表达式为：Z=A+B逻辑加代表的含义是：A或B只要有一个是1，则Z就为1。实现逻辑加的电路是或门电路。2）逻辑乘逻辑乘的表达式为：Z=A B书写时，“”可以省略。逻辑乘所代表的含义是：A和B都为1时，Z才是1，A和B有一个为0时，Z就是0。实现逻辑乘的电路是与门电路。3）逻辑非逻辑非的表达式为：逻辑非所代表的含义是：A=1时，Z=0；A=0时，Z=1，实现逻辑非的电路是非门电路。2. 逻辑函数逻辑函数是反映输出和输入之间逻辑关系的表达式。可以表示为：Z=f（A，B）其中，A、B是输入逻辑变量，Z是输出逻辑变量。3. 基本公式和

13、常用公式1）基本公式自等律：A+0=A，A1=A0-1律：A+1=1，A0=0互补律：交换律：A+B=B+A，AB=BA结合律：(A+B)+C =A+(B+C)，(AB)C = A(BC)分配律：A(B+C) = AB +AC，A+BC = (A+B)(A+C)同一律：A+A=A，AA=A反演律：否定律2）常用公式公式1 证明：公式2 证明：公式3 证明：公式4 公式5 公式6 4. 基本公式扩展运用的两个规则1）代入规则在任何一个逻辑等式中，如果将等式两边所有出现某一变量的地方，都代之以一个函数Z，则等式仍然成立，这个规则叫作代入规则。举一个例2）反演规则对于任意一个函数表达式Z，如果将Z中

14、所有的“”换成“+”，“+”换成“”；“0”换成“1”，“1”换成“0”；原变量换成反变量，反变量换成原变量。那么所得到的逻辑函数表达式就是逻辑函数Z的反函数。举一个例二.逻辑函数表达式、真值表与逻辑图逻辑函数表达式、真值表与逻辑图是逻辑函数的三种不同表示方法，它们之间可以互相转换。1. 逻辑函数表达式与真值表的转换按照函数表达式，对变量的各种可能取值进行运算，求出相应的函数值，再把变量值和函数值一一对应列成表格，就可以得到真值表。举一个例若已知真值表，要想得到函数表达式，只要把真值表中的函数值等于1的变量组合挑选出来，然后将变量值是1的写成原变量，是0的写成反变量，再把组合中各个变量相乘，最

15、后把各个乘积项相加，就能得到相应的函数表达式。举一个例2. 逻辑图与真值表、逻辑函数的转换若已知逻辑图，要得到真值表，可根据变量的各种取值，求出函数的对应值，便可列出真值表。若已知逻辑图，要得到函数表达式，可根据逻辑图逐级写出输出的逻辑函数表达式。举一个例若已知逻辑函数表达式，要得到逻辑图，则更加简单。只要用与门、或门、非门来实现这三种运算，就可以得到对应的逻辑图。举一个例三. 逻辑函数的化简1. 化简的必要性逻辑函数的化简是很重要的，它意味着可以用较少的元件实现同样的逻辑功能，这样既可节约元件，又可提高电路的可靠性。2. 公式化简法公式化简法就是运用逻辑代数的基本公式和常用公式进行化简。1）

16、合并法利用的公式，将两项合并成一项，合并时消去一个变量。例如：2）吸收法利用A+AB=A(1+B)=A的公式，消去多余的项。例如：3）消去法利用的公式，消去多余的因子。例如：4）配项法利用，将它作为配项用，然后消去更多的项。例如： 下面举例来说明。例9-1：化简逻辑函数 例9-2：化简逻辑函数 3. 卡诺图采用卡诺图进行化简，可以快速、准确地得出最简表达式。1）最小项的概念设A、B、C是三个逻辑变量，由这三个变量可构成八个乘积项：、。这八个乘积项有着共同的特点：一是都只有三个因子；二是每一个变量都以原变量或者反变量的形式作为一个因子在乘积项中出现一次。这样的八个乘积项，就称为这三个变量的最小项

17、。为了方便起见，通常根据最小项中变量的两种出现形式来对最小项进行编号，用mi表示。例如，的编号为m6。也可将逻辑函数表示成最小项编号之和的形式，例如：=m（0，1，5，6）2）卡诺图表示法所谓卡诺图就是表示最小项相邻关系的方块图。三变量卡诺图的画法见教材图9-20所示。四变量卡诺图的画法见教材图9-21所示。卡诺图具有如下一些特点：（1）形象地表达了最小项之间的相邻性，所谓相邻性是指两个最小项之间只有一个变量互为相反变量，其余变量均相同。（2）卡诺图上的任何一行（或列）的头尾小方格也具有相邻性。4. 卡诺图化简法1）合并最小项的规律利用卡诺图化简逻辑函数时，应掌握如下几个规律。（1）两个小方块

18、相邻（包括处于一行或列的两端）时，可以合并成一项，合并时只保留取值相同的变量，消去互为相反的变量，如图所示。（2）相邻的四个小方块、一行（列）、处于两行（列）的始末端、或处于四角的四个项可合并成一项，合并时，只保留取值相同的变量 ，如图所示。（3）若八个小方块组成相邻的两行（或列），或组成始末的两行（或列），则可以合并成一项，合并时，只保留取值相同的一个变量，而消去其它三个变量，如图所示。2）用卡诺图化简逻辑函数例：化简四变量函数Z=m（1，4，5，9，12，13）解：第一步：画出函数的卡诺图。卡诺图如图所示。第二步：合并最小项按照合并最小项的方法，把可以合并的相邻项分别圈起来。显然，m4、m

19、5、m12、m13属相邻四项，可圈在一起，它们合并后得；m1、m5、m13、m9属同一列，可圈在一起，它们合并后得。第三步：写出化简后的函数式。只需将合并后的最简项相加，就可得到化简后的函数式：在卡诺图中画圈时，不能漏掉任何最小项，每一个圈应尽量大，圈的个数应尽量少，同一最小项可以多次被圈。例：化简函数解：先画函数的卡诺图，因函数是一个四变量函数，它的每一项都不是最小项，故应化成最小项。第一项中缺变量A，应乘以，也就是说，实际包含了（即m11和m3）两个最小项；同理，包含了m4、m5、m12、m13四个最小项；包含了m1、m5两个最小项，包含了m10、m11两个最小项，这样就得到了如图所示的卡

20、诺图。将m4、m5、m12、m13合并成，将m1、m3合并成，将m10、m11合并成，故化简后的函数为：9.3 组合逻辑电路数字电路可分成两大类：组合逻辑电路和时序逻辑电路。组合逻辑电路的输出只与输入有关。一.组合逻辑电路分析和设计方法1. 组合逻辑电路分析分析组合逻辑电路，就是要求根据具体的组合逻辑图来确定输入和输出之间的逻辑关系及逻辑功能，具体步骤如图所示。例如，分析下图（a）所示的逻辑电路。首先根据逻辑电路写出Z的表达式： 。再根据表达式列出真值表。真值表ABZ001010100111最后确定逻辑功能。当A、B相同时，Z为1；A、B不同时，Z为0。显然，这种电路的逻辑功能为：输入相同，输

21、出为1；输入不同，输出为0。因此常常将这种逻辑电路称为同或门，其逻辑符号如上图（b）所示。2. 组合逻辑电路的设计方法设计组合逻辑电路就是根据实际问题的要求来确定逻辑电路，其步骤如图所示。例如，要设计一个奇偶判断器，它的逻辑功能是：在三个输入端中，奇数个为高电平时，输出也为高电平；否则，输出为低电平。首先设三个输入变量为A、B、C，输出变量为Z。根据题意，列出真值表，见表所示。 奇偶判断电路真值表ABCZ00000011010101101001101011001111由真值表可写出函数表达式：该函数已为最简，其对应的逻辑电路如下图所示。二. 编码器把若干个0和1按一定的规律编排在一起，形成不同

22、的代码，就可以表示多个不同的信号，这个过程称为编码。用来完成编码工作的数字电路，称为编码器。1. 二进制编码器将一般的信号编成二进制代码的电路称为二进制编码器。一位二进制代码可以表示两个信号，两位二进制代码有00、01、10、11四种组合，因而可以表示四个信号。依次类推，用n位二进制代码，就可以表示2n个不同的信号。例如，要求把0、1、2、3、4、5、6、7这八个十进制数编成二进制代码。第一步：选择输入、输出逻辑变量，绘制编码框图。因为23=8，所以用三位二进制代码就足以表示07这八个十进制数，因此编码器方框图如图所示。输入端为I0I7，它们分别对应八个十进制数，输出端为C、B、A，它们组成三

23、位二进制代码CBA（注意，C为高位，A为低位）。第二步：列出编码表和真值表。编码表是表示这八个十进制数字和二进制代码之间对应关系的表格。从编码表和设计要求可知，当I0为1，I1I7均为0时，代表输入字0，此时要求输出CBA=000，当I1=1，I0=0，I2I7=0时，代表输入字1，此时要求输出CBA=001，这样可列出编码表和真值表。见教材表9-14和9-15第三步：写出逻辑函数表达式，并画出逻辑图。根据真值表可写出函数表达式：由于任何时刻输入变量只有一个为1，从而上式化简为：A= I1+ I3 +I5 +I7采用同样的方法可得：B= I2 +I3 +I6 +I7C= I4 +I5 +I6

24、+I7根据逻辑表达式，可画出逻辑电路图。由图可以看出，I0不见了，这是因为当I1I7均为低电平时，输出为000，这恰好对应I0为高电平时的编码。2. 二-十进制编码器将十进制数字0、1、2、3、4、5、6、7、8、9编为二-十进制代码的电路，称为二-十进制编码器。二-十进制代码也称为BCD代码，它用一组四位二进制代码来表示一位十进制数字。二-十进制编码器的设计过程与二进制编码器是一样的。目前，不管是二进制编码器还是二-十进制编码器，均已集成化，例如，集成电路C304就是一块二-十进制编码器，能将09十个数字编成四位十进制代码。三.译码器在编码过程中，每一组二进制代码都被赋予了一个特定的含意。译

25、码器的作用就是将代码的原意“翻译”出来。译码器的种类很多，如二进制译码器、二-十进制译码器等。下面以三位二进制译码器为例，来分析其功能及设计步骤。二进制译码器就是将二进制代码，按它的原意翻译成相对应的输出信号，其设计步骤如下。第一步：分析设计要求。三位二进制译码器的方框图如图所示。它的输入是三位二进制代码，共有八种不同的组合，因此它的输出有八个信号。每一个输出与输入的一组二进制代码相对应，例如，输入CBA=001，则对应的输出端I1为高电平，而其余的七个输出均为低电平。第二步：列真值表。根据设计要求可列出真值表如下。三位二进制译码器的真值表CBAI0I1I2I3I4I5I6I700010000

26、00000101000000010001000000110001000010000001000101000001001100000001011100000001第三步：写出逻辑函数表达式，并画出逻辑电路图。根据真值表可写出逻辑函数表达式：根据逻辑函数表达式得出逻辑电路图。四.加法器加法器是计算机中最基本的运算单元。1. 半加器首先来看看两个一位二进制数相加的情况。因为每一个数有0和1两种状态，所以相加时有四种可能的情况，见表所示，其中Sn表示和，Cn表示进位，An、Bn表示两个加数。半加器真值表AnBnSnCn0000011010101101由表可知，这里只考虑了两个加数本身，没有考虑由低位来

27、的进位，所以把这种加法运算称为半加，并把实现这种运算的电路称为半加器。根据表可以写出半加器输出及进位的逻辑函数表达式：其中“”代表半加，也就是异或运算符。根据半加器的逻辑函数表达式，可以得到图（a）所示的逻辑图，图（b）是半加器的逻辑符号。2. 全加器全加器不但考虑两数相加，而且还考虑低位来的进位相加问题。在全加器中，两个加数及来自低位的进位三者相加，再输出运算结果。全加器的真值表如下，An、Bn表示两个加数，Cn-1表示来自低位的进位，Sn表示相加后得到的和，Cn表示向高位发出的进位。全加器真值表AnBnCn-1SnCn000000011001010011011001010101110011

28、1111根据真值表可得到Sn和Cn的逻辑表达式。根据逻辑函数可画出全加器的逻辑电路图，如图（a）所示。图（b）为全加器的逻辑符号。9.4 时序逻辑电路时序逻辑电路是由组合逻辑电路和存储电路两个部分构成的，时序逻辑电路的输出不仅与输入有关，而且还决定于电路的原来状态。一. 触发器触发器是组成存储电路的基本单元，用一个触发器，可以保存一位二进制信息。1. 基本RS触发器1）电路结构基本RS触发器的逻辑电路图及逻辑符号如下。它是由两个与非门G1和G2交叉耦合组成的，图中、表示负脉冲触发，逻辑符号中输入端的小圆圈也表示用负脉冲触发。2）逻辑功能分析基本RS触发器有两个稳定状态，一个是门G1导通、门G2

29、截止，输出端Q=0，称为触发器的0态；另一个稳定状态是门G1截止，门G2导通，输出端Q=1，称为触发器的1态。基本RS触发器的状态真值表如下，表中Qn表示触发器的现态，Qn+1表示触发器受触发脉冲作用后的下一个状态（简称次态）。 基本RS触发器状态真值表QnQn+1备注1100保持状态不变0101置1态1000置0态000不定不允许1111保持状态不变0111置1态1010置0态001不定不允许由表可知，基本RS触发器的功能为：当、时，电路状态维持不变。当、时，电路置1态。当、时，电路置0态。不允许出现、时的情况。2. 同步RS触发器1）电路结构在基本RS触发器的基础上增添两个门G3、G4就构

30、成了同步RS触发器，如图（a）所示，图（b）是它的逻辑符号。图中，S、R表示输入触发脉冲，CP表示时钟脉冲。2）逻辑功能分析当没有时钟信号时（即CP=0），触发器的状态不变。若CP=1时，则触发器的状态将受S、R状态的控制而被置0或置1。当S=1、R=0时，触发器被置1，即Q=1，。若R=1，S=0时，触发器被置0，即Q=0，。若R=0，S=0时，触发器状态不变。若R=1，S=1时，触发器状态不定，因此要求SR=0。3. 主从RS触发器主从RS触发器的逻辑电路图及逻辑符号分别如图（a）（b）所示，它是由两个同步RS触发器加上一个反相器构成的。下面的触发器称为主触发器，上面的触发器叫从触发器。主

31、从触发器是分两步工作的：第一步，在CP=1时，主触发器将根据输入信号R、S的状态，被置1或0。相当于输入信号存入主触发器，从触发器状态不变。第二步，在CP=0时，从触发器将按照主触发器所处的状态被置1或0。相当于主触发器控制从触发器翻转，而主触发器保持状态不变，不受输入信号的影响。4. D触发器D触发器如图（a）所示，图（b）是它的逻辑符号。当CP=1时，若D=1，门G3输出低电平，而门G4输出高电平，所以Q=1；若D=0，则门G3输出高电平，门G4输出低电平，故Q=0。D触发器的输出状态仅仅取决于时钟脉冲为1期间的输入端D的状态，即：在CP=1期间，若D=0，则Qn+1=0；若D=1则Qn+

32、1=1。5. T触发器 T触发器的逻辑符号如图所示。 T触发器的逻辑功能比较简单，当控制端T=1时，每来一个时钟脉冲，它都要翻转一次；而在T=0时，保持原状态不变。在T恒为1的情况下，只要有时钟脉冲到达，触发器的状态就要翻转。所以常将T=1时的T触发器叫T触发器。6. JK触发器JK触发器的逻辑符号如图所示，它有两个输入端J和K。JK触发器的逻辑功能为：若J=1，K=0，则CP脉冲作用以后，Qn+1=1。若J=0，K=1，则CP脉冲作用后， Qn+1=0。若J=K=1，则CP脉冲作用后，触发器翻转，即，此时JK触发器成了T触发器。若对上述各类触发器稍加改进，还可使其成为边沿触发方式。所谓边沿触

33、发方式是指触发器仅在CP脉冲的上升沿或下降沿到来时，接收输入信号，并发生状态翻转。只要属于边沿触发方式，都在时钟信号处加有“”符号；若属下降沿触发，则除了加有“”外，还加有小圈符号。例如，教材图9-45就是上升沿D触发器和下降沿JK触发器的逻辑符号。二. 寄存器寄存器是由触发器和具有控制作用的组合逻辑电路构成的。它可用来存放数码。1. 并入并出寄存器并入并出寄存器接收数码的方式可以分为两拍接收方式和单拍接收方式两种。1）两拍接收方式下图是一个由基本RS触发器组成的四位数码寄存器，寄存器的输出是由四个触发器的Q端并行引出的。它接收数码分两步来完成。第一步，在接收数码之前先用清零脉冲使所有的触发器

34、都回到0态，这一步称为清零（或叫复位）。第二步，再用一个接收脉冲，把门G1G4打开，这时凡是输入数码为1的与非门，就会输出一个负脉冲将相应的触发器置1，而输入数码为0的与非门没有负脉冲输出，因而对应的触发器保持0态不变。例如，D4、D3、D2、D1的状态为1011，那么，当接收脉冲到来时，G4、G2、G1有负脉冲输出，F4、F2、F1置1，而F3保持0态不变，于是寄存器就把1011这个数码接收进去，并保存起来了。由于每次接收数码都是分两步动作的，所以把这种工作方式称为两拍接收方式。该电路还有一个特点，那就是各位数码是同时输入的，每一位输出也是同时建立起来的，因此把这种输入、输出方式叫作并入并出

35、方式。2）单拍接收方式图是采用四级D触发器组成的一个四位寄存器。因为它在接收数据时，只需要一个接收脉冲，所以称为单拍接收方式。在接收脉冲到来时，Q4=D4、Q3=D3、Q2=D2、Q1=D1，从而使输入数码被保存起来。该电路也属并入并出方式。2. 移位寄存器移位寄存器除了具有存储数码功能外，还具有移位功能。教材图9-48是用上升沿D触发器组成的移位寄存器及其波形，其中每个触发器的输出端Q依次接到下一个触发器的D端，只有第一个触发器的D端接收数据。当时钟脉冲的前沿到达时，输入数码移入F1，同时每个触发器的状态也移给了下一个触发器。假设输入的数码为1011，那么在移位脉冲的作用下，移位寄存器中数码

36、的移动情况见表所示。移位寄存器中数码移动情况CP脉冲顺 序移位寄存器中的数码F4（Q4）F3（Q3）F2（Q2）F1（Q1）0000010001200103010141011可以看到，四个CP脉冲之后，1011这四位数码恰好全部移入寄存器中。这时，可以从四个触发器的Q端得到并行的数码输出。三. 计数器1.计数器的分类计数器是数字系统中的一种基本数字部件。如果按计数器中触发器翻转的次序来分类，可以把计数器分为异步式和同步式两种。在同步计数器中，当计数脉冲输入时，所有的触发器是同时翻转的；而在异步计数器中，各级触发器不是同时翻转的。如果按计数过程中计数器中数字的增减来分类，可分为加法计数器、减法计

37、数器和可逆计数器。随着计数脉冲的不断输入而递增计数的叫加法计数器，进行递减计数的叫减法计数器，可增可减的叫可逆计数器。如果按计数器中数字的编码方式来分，可分为二进制计数器、十进制计数器等等。各种计数器的计数原理大同小异，下面以二进制计数器为例来说明计数器的工作原理。2.二进制计数器下图是一种典型的异步二进制计数器，它由下降沿T触发器构成。按照二进制的计数规则，如果任何一位触发器已经计入了1，这时再计入1时，就应变为0，同时向高一位发出进位信号，这个进位信号使高一位触发器翻转。每当输入脉冲CP的下降沿到达时，F1翻转一次。F1每翻转两次，F2才翻转一次。F2翻转两次，F3才翻转一次。从而得到图中

38、各个触发器输出端的波形。计数器的计数顺序见表所示，如果计数器从000状态开始计数，那么在第八个计数脉冲输入后，计数器将重新回到000态。因此计数器最多只能计八个数。如果计数器从000状态开始工作，则它的不同状态可以表示已经输入的计数脉冲数目。由于计数是逐步递增的，所以属于加法计数器。计数顺序输入脉冲序号Q3Q2Q1000010012010301141005101611071118000推广到一般，对于一个n位的二进制计数器来说，由于共有2n个状态，所以每输入2n个计数脉冲以后，计数器的状态就要循环一次。9.5 A/D变换与D/A变换器一. A/D变换器A/D变换器就是模/数变换器，通常简称AD

39、C，它是一种将模拟信号转换为数字信号的电路。A/D变换需经取样、保持、量化、编码四个过程，如图所示。1. A/D变换原理1）取样取样又叫采样，取样就是按一定的时间间隔对模拟信号进行提取。取样过程如图所示。经取样后，模拟信号就变成了在时间上断续的（离散）信号了。不难发现，如果取样脉冲的频率越高，所得到的离散信号就越接近原来的模拟信号，因此要求取样脉冲频率fs不能太低，一般规定fs2fmax，其中fmax表示模拟信号的最高频率。2）保持由于A/D变换需要时间，所以每一次取样所得的“样值”都应保存一段时间，直到下一次取样到来，这个过程称为保持。为了实现保持，应在取样开关S的后面增加一个电容C，如图所

40、示。此时，VO的波形变成了阶梯波，而不是一串离散的脉冲。2）量化与编码量化：编码： 量化方法一般有两种，一种是采用只舍不入的方法；另一种是采用有舍有入（四舍五余）的方法。采用有舍有入的方法误差要小。例如，取样-保持电路输出的信号电压幅度变化范围为01V，要求将其转化为三位二进制数表示的数字信号，量化、编码关系如下。2. A/D变换器的主要参数分辨率：又称分解度，常用输出二进制数的位数来表示分辨率的高低。量化误差：在量化编码时产生的误差，故称为量化误差。转换时间：转换时间是指完成一次A/D变换所需要的时间。转换速度：转换速度是指每秒钟完成A/D变换的次数。3. 常用的A/D变换器A/D变换器的种

41、类较多，有并行比较型、逐次逼近型、计数型、双积分型等等。这里仅以并行比较型为例来说明A/D变换器工作过程。并行比较型A/D变换器如图所示，它由电阻分压器、七个比较器及编码器组成，采用只舍不入的编码方式。电阻网络将参考电压VREF分压成七个比较电压，分别提供给比较器C1C7的反相端，A/D变换器的量化单位为。取样保持电路送来的信号电压提供给七个比较器的同相端。比较器的输出特点是，若同相端电压高于反相端电压时，输出为1；若反相端电压高于同相端电压时，则输出为0。七个比较器输出的七位二进制代码送至编码器，由编码器将其编成三位二进制代码Q2Q1Q0。取样电压、比较器输出的七位二进制代码及编码器输出的三

42、位二进制数之间的关系情况见表所示。 并行比较型A/D变换器输入、输出关系表输入电压VI比较器输出编码器输出C7C6C5C4C3C2C1Q2Q1Q000000000000000001001000001101000001110110001111100001111110101111111101111111111由表可知，编码器的逻辑表达式如下：二. D/A变换器作用：D/A变换器的作用是将数字信号转换为模拟信号。类型：D/A变换器的种类很多，如权电阻网络D/A变换器、T形电阻网络D/A变换器，倒T形电阻网络D/A变换器等。1.权电阻网络D/A变换器下图是四位二进制权电阻网络D/A变换器。它由参考电源

43、VREF、权电阻20R、21R、22R、23R构成的电阻网络、四个电子开关S0S3、求和放大器A组成。四个电子开关S0S3分别受输入二进制数码a0、a1、a2、a3的控制，当数码为1时，开关接参考电压；当数码为0时，开关接地。输入二进制数码a3、a2、a1、a0的权依次为23、22、21、20，开关S3、S2、S1、S0所接的电阻分别为20R、21R、22R、23R。由图可知：故输出的模拟电压为：若取RF=R/2,则:将输入的二进制数码a3a2a1a0的各组取值代入上式，可分别求出对应的输出电压，见表所示。由表可以清楚看到，当输入二进制数码在00001111之间变化时，输出的模拟电压按量化单位

44、逐步递增，这样，数字信号就被转换成了模拟信号。表9-27 输入二进制数码与输出模拟电压之间的关系输入数字信号输出模拟信号输入数字信号输出模拟信号a3a2a1a0Voa3a2a1a0Vo00000100000011001001010100011101101001100010111010110111001111111权电阻D/A变换器的优点是结构简单，但当输入数字信号位数较多时，电阻的值域范围很大，给设计带来不便，特别是不易集成化。2. 倒T型电阻网络D/A变换器下图是四位二进制倒T型电阻网络D/A变换器，电子开关S0S3分别受输入二进制数码a0a3的控制，当数码为1时，开关接运放器的虚地端；当数

45、码为0时，开关接地。该电路的特点是，不管输入数码是0还是1，开关均相当于接地，流过每个2R的电流是恒定的，从而有：流入运放器的电流为：由于倒T型D/A变换器所需的电阻只有两种，非常有利于集成化。3. D/A变换器的主要参数分辨率：D/A变换器最小输出电压与最大输出电压的比值叫D/A变换器的分辨率。最小输出电压是指输入数字信号只有最低位为1时的输出电压。最大输出电压是指输入数字信号各位全为1时的输出电压。分辨率的计算公式为：分辨率=。转换速度：从输入数字信号起到输出电压（或电流）达到稳态值所需的时间。位数越多，转换时间越长。转换误差：转换误差分失调误差和满值误差。失调误差是指输入的数字信号全为0时，模拟信号实际输出值与理论输出值的偏差。满值误差是指输入数字信号全为1时，输出的模拟信号电压与满值电压的偏差。许多D/A变换器设有失调校正和满值校正电路，以减小失调误差和满值误差。