《广东海洋大学数字电路试题》由会员分享，可在线阅读，更多相关《广东海洋大学数字电路试题（10页珍藏版）》请在装配图网上搜索。
1、1.（47.5）10 =（ 101111.1000 ）2 =（ 2F.8 ）16 =（ 01000111.0101 ）8421BCD码 。2. n个变量的最小项共有 2n 个，所有最小项之和为 1 。3.写出下列触发器特性方程： SR触发器 Q= S +RQ ，SR=0（约束条件） ； JK触发器 Q= JQ+KQ 。4. 三个JK触发器构成计数器，其最多有效状态为 8 个；若要组成十进制计数器，则需要 4 个触发器，它的无效状态有 6 个。5.由或非门构成的基本R、触发器，则其输入端R、S应满足的约束条件为（B）。. R+S= . RS=. R+S=.RS=6.设计一个三人表决电路，结果按“
2、少数服从多数”的原则决定。要求用38译码器74138及门电路实现。7.试用JK触发器接成D触发器。答：在JK触发器的输入端J、K间接一非门， 非门的输入端接J，输出端接K，此时的D=J， 而触发器即为D触发器了。7-1.试用D触发器接成T触发器。 将输入端D与Q端相连。9.一个8选一数据选择器的地址输入端有（ C ）个。A.1 B.2 C.3 D.810.为实现将JK触发器转换为D触发器，应使（ A ）。A. J=D，K=D B. K=D，J=D C. J=K=D D. J=K=D10.要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。AJK=00 B. JK=01 C. J
3、K=10 D. JK=11 11.用个触发器可以记忆（D ）种不同状态 A8B16C128D25619 将D触发器改造成T触发器，图1所示电路中的虚线框内应是（ D ）。 A. 或非门 B. 与非门 C. 异或门 D. 同或门20.A/D转换过程是通过取样、保持、量化、编码四个步骤完成的。6为实现将JK触发器转换为D触发器，应使（ A ）。A. J=D，K=D B. K=D，J=D C. J=K=D D. J=K=D2 和二进制数（1010.01）2等值的十进制数为 10.25 。4逻辑函数式A0的值为 A 。A+1 = 1 。F=A1=A。F=A0=A。2分析图1所示时序电路的逻辑功能，写出
4、电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。 图1答：J1 = Q2 J2 = Q1 Q1*= Q2Q1 ； Q2* = Q1Q2 ；Y = Q2 K1 = 1 K2 = 1 3、对n个变量来说，最小项共有2n个；所有的最小项之和恒为 1 。 4、对于JK触发器，若，则可构成（ T ）触发器；若，则可构成（ D ）触发器。 6、RS触发器的约束条件是（ A ）A、RS=0 B、R+S=1 C、RS=1 D、R+S=0 7、用触发器设计一个17进制的计数器所需触发器的数目是（ D ）A、2 B、3 C、4 D、5 8、逻辑函数F(A,B,C)=m(1,2,3,6);G(A,
5、B,C)= m(0,2,3,4,5,7)则F和G相“与”的结果是（ A ）。A、 m2+m3 B、1 C、 D、A+B6、下列电路中属于组合逻辑电路的是（ C ） A、触发器 B、计数器 C、数据选择器 D、寄存器10、5个触发器构成的计数器最大的计数值为（C）A、5 B、10 C、32 D、2512、欲使JK触发器按Qn+1=Qn工作，不可使JK触发器的输入端为以下哪几种情况？（ C ）A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 13.下列所示触发器中属下降沿触发的是（ B ）。 （A） （B） （C）14. D触发器的特性方程为 Q= D 。15. 最基本的逻辑
6、门电路是 与门 、 或门 、 非门 。TS门输出的三种状态为 高电平_、_低电平_、_高阻态_。1（12分）设计一个三人表决电路，规定必须有两人以上同意时提案方可通过。试用3线- 8线译码器（74LS138）和门电路实现。解：（1）设3人用A、B、C表示：1代表同意，0代表不同意；用F代表表决结果：1代表通过，0代表不通过。 （2分）（2）依题意列真值表：（4分）输入输出ABCF00000010010001111000101111011111（3）令A2=A、A1=B、A0=C，则由真值表可推出： （3分）（4）画逻辑图：（3分）ABCF 2（6分）试利用置数端将同步十进制计数器74LS160
7、接成计数状态为567895循环的五进制计数器。且画出状态转换图。D3 D2 D1 D0CrETEPCPQ3 Q2 Q1 Q0COLD74LS160 2（6分）解：状态转换图为：Q3Q2Q1Q0 010101100111 10011000 （2分）画电路图：（4分）111 1 0 1 0 1D3 D2 D1 D0Cr ET EPCP Q3 Q2 Q1 Q0COLD74LS160 3 试用555定时器设计一个多谐振荡器，要求输出脉冲周期为21ms，占空比为2/3。 （设电阻为10KW）555VOVCOVCC RDGNDTHDISCTR72635841 附录：74LS161、74LS160功能表（1
8、61为十六进制、160为十进制）：输 入输 出 ET EP CPD3 D2 D1 D0Q3 Q2 Q1 Q00 0 0 0 0 1 0 d c b ad c b a1 1 0 保 持1 1 0 保 持1 1 1 1 计 数答：。占空比 ；只要取R1=R2=10KW，则占空比为2/3据上求出C=1uF。 （1分）画电路图：（3分）R2R1C0.01uF输出端电源+VDD4 电路如下图所示，写出电路的驱动方程，状态方程和输出方程，作出状态转换图,并说明电路的功能。 （本题10分）答：驱动方程为： 状态方程为：输出方程为：状态转换图和状态转换表（完成其一即可） （2分）电路实现的功能是模4计数器.4 设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用八选一数据选择器CT54LS151实现。答：2. 集成四位二进制计数器74LS161逻辑符号如图,功能表如下, Q3为最高位，Q0为最低位。利用置零端实现10进制计数器，在下图中画出电路接线图.（注：可以采用门电路）（本题10分）答：
广东海洋大学数字电路试题
