计算机组成原理实验指导书

《计算机组成原理实验指导书》由会员分享，可在线阅读，更多相关《计算机组成原理实验指导书（29页珍藏版）》请在装配图网上搜索。

1、实验一8 位算术逻辑运算实验一、实验目的1、掌握算术逻辑运算器单元ALU （74LS181）的工作原理。2、掌握简单运算器的数据传送通路组成原理。3、验证算术逻辑运算功能发生器74LSl8l 的组合功能。4、按给定数据，完成实验指导书中的算术逻辑运算。二、实验内容1、实验原理实验中所用的运算器数据通路如图1.1 所示。其中运算器由两片74LS181 以并串形成 8 位字长的 ALU 构成。运算器的输出经过一个三态门74LS245 （ U33）到ALUO1 插座，实验时用 8 芯排线和内部数据总线 BUSD0D7 插座 BUSl6 中的任一个相连，内部数据总线通过 LZDO LZD7 显示灯显示

2、；运算器的两个数据输入端分别由二个锁存器 74LS273（ U29、 U30）锁存，两个锁存器的输入并联后连至插座 ALUBUS ，实验时通过 8 芯排线连至外部数据总线 EXD0D7 插座 EXJlEXJ3 中的任一个；参与运算的数据来自于 8 位数据开并 KD0KD7 ，并经过一三态门 74LS245 （U51）直接连至外部数据总线 EXD0EXD7 ，通过数据开关输入的数据由 LD0LD7 显示。图 1.1 中算术逻辑运算功能发生器74LS18l（U3l 、U32）的功能控制信号S3、S2、Sl、S0、CN、 M 并行相连后连至 SJ2 插座，实验时通过 6 芯排线连至 6 位功能开关插

3、座 UJ2，以手动方式用二进制开关 S3、S2、 S1、 S0、CN、M 来模拟 74LSl8l （U31、U32）的功能控制信号 S3、S2、S1、S0、CN、M ；其它电平控制信号 LDDRl 、 LDDR2 、ALUB 、SWB以手动方式用二进制开关 LDDRl 、 LDDR2 、 ALUB 、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB 、SWB 为低电平有效， LDDRl 、LDDR2 为高电平有效。另有信号 T4 为脉冲信号，在手动方式下进行实验时，只需将跳线器J23 上 T4与手动脉冲发生开关的输出端SD 相连，按动手动脉冲开关， 即可获得实验所

4、需的单脉冲。2、实验接线精品文库本实验用到 4 个主要模块：（ 1）低 8 位运算器模块（ 2）数据输入并显示模块（ 3）数据总线显示模块（ 4）功能开关模块（借用微地址输入模块） 。根据实验原理详细接线如下：（ 1） ALUBUS 连 EXJ3；（ 2） ALU01 连 BUSl ；（ 3） SJ2 连 UJ2；（ 4）跳线器 J23 上 T4 连 SD；（ 5） LDDRl 、 LDDR2 、ALUB 、SWB 四个跳线器拨在左边 (手动方式 )；（ 6） AR 跳线器拨在左边，同时开关AR 拨在“ 1”电平。3、实验步骤（ 1）连接线路，仔细查线无误后，接通电源。（ 2）用二进制数码开关

5、 KD0 KD7 向 DRl 和 DR2 寄存器置数。方法：关闭 ALU4 输出三态门 (ALUB =1)，开启输入三态门 (SWB=0)，输入脉冲 T4 按手动脉冲发生按钮产生。设置数据开关具体操作步骤图示如下：LDDR1=1ALUB=1LDDR2=0KD7 KD0SWB= 0T4=数据存入寄存00110101数据开关置数开输入三态门器 DR1LDDR1=0ALUB=1LDDR2=1T4=KD7 KD0SWB= 0数据存入寄存数据开关置数开输入三态门器 DR201001000说明： LDDRl 、 LDDR2 、ALUB 、SWB四个信号电平由对应的开关LDDRl 、LDDR2 、ALUB

6、、SWB 给出，拨在上面为“ 1”，拨在下面为“ 0”，电平值由对应的显示灯显示， T4 由手动脉冲开关给出。（ 3）检验 DRl 和 DR2 中存入的数据是否正确，利用算术逻辑运算功能发生器74LSl 8l 的逻辑功能进行验算，即 M=1 。具体操作如下：关闭数据输入三态门SWB=1，欢迎下载- 2 -精品文库打开 ALU 输出三态门 ALUB =0，当置 S3、S2、 S1、S0、M 为 11111时，总线指示灯显示 DR1 中的数，而置成 10101 时总线指示灯显示 DR2 中的数（ 4）验证 74LSl81 的算术运算和逻辑运算功能（采用正逻辑）在给定 DRl 35、DR2=48 的

7、情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填入实验报告表中，并和理论分析进行比较、验证。三、实验电路本实验中使用的运算器数据通路如图1.1 所示。四、 74LS181功能表实验中用到的运算器74LS181 功能表如表 1.1 所示。表 1.1运算器 74LS181 功能表（正逻辑）（算数运算）S3 S2 S1 S0 n=1 n=0（逻辑运算）无进位有进位0000000100100011010001014位ALU 0110011110001001101010111100110111101111F=AF=A加1F= AF=A+BF=（A+B ）加 1F=（ A+B ）F=A+

8、BF=（A+ B ）加 1F= A*BF=减 1F=0F=0F=A 加（ A*B ）F=A 加（ A*B ）加 1F= (A*B)F=（ A+B ）加（ A*B ）F=(A+B) 加 (A* B) 加 1F= BF=A减B减1F=A减BF=(A B)F=（ A*B ）减 1F=（A*B ）F=(A* B)F=A 加 A*BF=A 加A*B 加1F= A+BF=A加BF=A加B加1F= (A B)F=（ A+B ）加 A*BF=(A+ B) 加 A*B 加 1F=BF=A*B 减 1F=A*BF=A*BF=A加AF=A加A加1F=1F=（ A+B ）加 AF=(A+B) 加 A 加 1F=A+B

9、F=（ A+B ）加 AF=(A+B) 加 A 加 1F=A+BF=A减1F=AF=A其中：“ +”表示或运算； “ *”表示与运算； “”表示异或运算欢迎下载- 3 -精品文库路通据数器算运1.1图欢迎下载- 4 -精品文库五、实验数据1、实验数据记录M 0（算术运算）加数 1加数 2DR1S3S2S1S0Cn=1DR2无进位0000F0001F0010F0011F0100F0101F0110F0111F35481000F1001F1010F1011F1100F1101F1110F1111FCn=0有进位FFFFFFFFFFFFFFFFM 1（逻辑运算）FFFFFFFFFFFFFFFF欢迎下

10、载- 5 -精品文库2、理论计算结果加数 1加数 2M 0（算术运算）M 1S2S1S0Cn=1Cn=0DR1S3（逻辑运算）DR2无进位有进位0000F（35）（36）（CA）FF0001F（7D）（7E）（82）FF0101F（B2）（B3）（B7）FF0111F（34）（35）（35）FF3548011F（）（00）（00）1FFFF1100F（6A）（6B）（）FFFF1101F（ B2）F（ B3 ）F（ B7 ）1111F（ 34）F（35）F（ 35）六、思考题1、在向 DR1 和 DR2 寄存器置数时 S3、S2、S1、 S0、M 、Cn 如何设置？2、DR1 置数完成后，如果

11、不关闭控制端，LDDR1 会怎样？3为什么在读取74LS181 的输出结果时要打开输出三态门的控制端ALUB ？欢迎下载- 6 -精品文库实验二带进位控制8 位算术逻辑运算实验一、实验目的1、验证带进位控制的算术逻辑运算发生器74LSl8l 的功能。2、按指定数据完成几种指定的算术运算。二、实验内容1、实验原理带进位控制运算器的实验原理如图 2.1 所示，在实验一的基础上增加进位控制部分，其中高位 74LS181（ U31）的进位 CN4 通过门 UN4E 、UN2C、UN3B 进入 UN5B 的输入端 D，其写入脉冲由 T4 和 AR 信号控制， T4 是脉冲信号， 在手动方式下进行实验时，

12、只需将跳线器 J23 上 T4 与手动脉冲发生开关的输出端 SD 相连，按动手动脉冲开关，即可获得实验所需的单脉冲。 AR 是电平控制信号（低电平有效） ，可用于实现带进位控制实验。 从图中可以看出， AR 必须为“0”电平，D 型触发器 74LS74（UN5B ）的时钟端CLK 才有脉冲信号输入。才可以将本次运算的进位结果CY 锁存到进位锁存器74LS74（ UN5B ）中。2、实验接线实验连线 (1)(5)同实验一，详细如下：（ 1） ALUBUS 连 EXJ3；（ 2） ALUO1 连 BUSl ；（ 3） SJ2 连 UJ2；（ 4）跳线器 J23 上 T4 连 SD；（ 5） LDD

13、Rl 、 LDDR2 、ALUB 、SWB 四个跳线器拨在左边（手动方式 )；（ 6） AR 、 299B 跳线器拨在左边，同时开关 AR 拨在“ 0电平，开关 299B 拨在“ 1”电平；（ 7） J25 跳线器拨在右边。（ 8）总清开关拨在“ 1”电平。若总清开关拨在“ 0”电平， Cy 清零。3、实验步骤（ 1）仔细查线无误后，接通电源。（ 2）用二进制数码开关 KDO KD7 向 DRl 和 DR2 寄存器置数。欢迎下载- 7 -精品文库方法：关闭 ALU 输出三态门 ALUB=1 ，开启输入三态门 SWB=0，输入脉冲 T4按手动脉冲发生按钮产生。如果选择参与操作的两个数据分别为55

14、H、 AAH ，将这两个数存入 DR1 和 DR2 的具体操作步骤如下：LDDR1=1ALUB=1LDDR2=0T4=KD7 KD0SWB= 0数据存入寄存数据开关置数开输入三态门器 DR101010101LDDR1=0ALUB=1LDDR2=1T4=KD7 KD0SWB= 0数据存入寄存数据开关置数开输入三态门器 DR210101010（ 3）开关 ALUB=0 ，开启输出三态门，开关 SWB=1，关闭输入三态门，同时让 LDDR1=0 ，LDDR2=0 。（ 4）如果原来有进位， CY=1 ，进位灯亮，但需要清零进位标志时，具体操作方法如下：AR 信号置为“ 0”电平， DRl 寄存器中的

15、数应小于 FF。S3、S2、 S1、S0、M 的状态置为 0 0 0 0 0。按动手动脉冲发生开关， CY=0，即清进位标志。注：进位标志指示灯 CY 亮时，表示进位标志为“ 1”，有进位；进位标志指示灯 CY 灭时，表示进位位为“ 0”，无进位。（ 5）验证带进位运算及进位锁存功能这里有两种情况：进位标志已清零，即CY=0，进位灯灭。使开关 CN=0，再来进行带进位算术运算。例如步骤（2）参与运算的两个数为 55H 和 AAH ，当 S3、S2、S1、S0 状态为 10010，此时输出数据总线显示灯上显示的数据为 DRl 加 DR2 再加初始进位位“ 1” （因 CN=0），相加的结果应为

16、ALU=00 ，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。使开关 CN=1，当 S3、S2、S1、 S0 状态为 10010，则相加的结累 ALU=FF ，并且不产生进位。原来有进位，即CY=1 ，进位灯亮。此时不考虑 CN 的状态，再来进行带进位算术运算。同样步骤（2）参与运算的欢迎下载- 8 -精品文库两个数为 55H 和 AAH ，当 S3、S2、S1、 S0、M 状态为 10010，此时输出数据总线显示灯上显示的数据为DRl 加 DR2 再加当前进位标志CY ，相加的结果同样为ALU=00 ，并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。三、实验

17、电路带进位控制运算器的实验原理电路如图2.1 所示。四、验证两种操作下带进位的运算功能的实验数据记录 Cy=0 进位灯灭运算后M=0,CN=0( 带进位算术运算 )进位状态理论计算DR1DR2S3 S2 S1 S0结果运算结果Cy000000018CH9FH0110100111001101欢迎下载- 9 -精品文库 Cy=1 进位灯亮运算后M=0, Cy=1( 带进位算术运算 )进位状态理论计算DR1DR2S3 S2 S1 S0结果运算结果Cy000000018CH9FH0110100111001101五、思考题1、如何在进位运算操作前对进位标志清零？2、在进行进位运算操作时，在何种情况下要对

18、进位标志清零？3、分析硬件电路说明在什么条件下，才能锁存8 位运算后的进位标志？欢迎下载-10-精品文库路通据数的器算运制控位进带1.2图欢迎下载-11-精品文库实验三16位算术逻辑运算实验一、实验目的1、验证算术逻辑运算功能发生器74LS181 的 16 位运算组合功能。2、掌握 16 位运算器的数据传送通路组成原理。3、按要求和给出的数据完成几种指定的算术逻辑运算。二、实验内容1、实验原理16 位运算器数据通路如图 3.1 所示，其中运算器由四片 74LS181 以并串形成 16 位字长的 ALU 构成。低 8 位运算器的输出经过一个三态门 74LS245（U33）到 ALUO1 插座，实

19、验时用 8 芯排线和内部数据总线 BUSD0D7 插座 BUS1 6 中的任一个相连，低 8 位数据总线通过 LZD0 LZD7 显示灯显示；高 8 位运算器的输出经过一个三态门74LS245（U33）到 ALUO1 插座，实验时用8 芯排线和高 8 位数据总线 BUSD8 D15 插座 KBUS1 或 KBUS2 相连，高 8 位数据总线通过LZD8 LZD15 显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29、U30）锁存，实验时四个锁存器的输入并联后用 8 芯排线连至外部数据总线 EXD0 D7 插座 EXJ1EXJ3 中的任一个；参与运算的数据

20、源来自于 8 位数据开并 KD0 KD7 ，并经过一三态门 74LS245（ U51）直接连至外部数据总线 EXD0 EXD7 ，输入的数据通过LD0 LD7 显示。2、实验接线本实验需用到 6 个主要模块： 低 8 位运算器模块； 数据输入并显示模块； 数据总线显示模块； 功能开关模块（借用微地址输入模块） ； 高 8 位运算器模； 高 8 位（扩展）数据总线显示模块。根据实验原理详细接线如下（接线同实验一）： ALUBUS 连 EXJ3； ALUO1 连 BUS1； SJ2 连 UJ2； 跳线器 J23 上 T4 连 SD；欢迎下载-12-精品文库 LDDR1 、LDDR2 、 ALUB

21、、SWB 四个跳线器拨至左侧（手动方式）； AR 跳线器拨至左侧，同时开关 AR 拨至“ 1”电平； ALUBUS 连 EXJ2； ALUO1 连 KBUS1 ； 跳线器 J19、J25 拨至左侧（ 16 位 ALU 状态）； 高 8 位运算器区跳线器 ZI2 、CN0、CN4 连上短路套。图路通据数器算运位611.3图欢迎下载-13-精品文库3、实验步骤（ 1）连接线路，仔细查线无误后，接通电源。（ 2）用二进制数码开关 KD7 KD0 向 DR1、DR2、 DR3、 DR4 寄存器置数。方法：关闭 ALU 输出三态门应使 ALUB=1 （即开关 ALUB=1 ），开启输入三态门应使 SWB

22、=0（即开关 SWB=0），选通哪一个寄存器用对应开关 LDDR1 LDDR4 （高电平有效），其中 LDDR3 、LDDR4 开关在高 8 位运算器上部，输入脉冲 T4 按手动脉冲发生按钮。设置数据开关具体操作步骤图示如下：ALUB=1KD7-D0=11111110数据开关置数SWB=0ALUB=1KD7-D0=00000010数据开关置数SWB=0ALUB=1KD7-D0=00000001数据开关置数SWB=0ALUB=1KD7-D0=00000001数据开关置数SWB=0开输入三态门开输入三态门开输入三态门开输入三态门LDDR1=1LDDR2=0T4=数据存入寄存器DR1LDDR1=0L

23、DDR2=1T4=数据存入寄存器DR2LDDR1=0LDDR2=0LDDR3=1LDDR4=0T4=数据存入寄存器DR3LDDR1=0LDDR2=0LDDR3=0LDDR4=1T4=数据存入寄存器DR4说明： LDDR1 、LDDR2 、ALUB 、SWB 、LDDR3 、LDDR4 六个信号电平由对应的开关 LDDR1 、LDDR2 、ALUB 、SWB、LDDR3 、LDDR4 给出，拨至上面为 “1”，拨至下面为“ 0”，电平值由对应显示灯显示； T4 由手动脉冲开关给出。（ 3）验证 74LS181 的 16 位算术运算和逻辑运算功能（采用正逻辑） 。开关 SWB=1，关闭输入三态门；

24、开关 ALUB=0 ，打开输出三态门； LDDR1 LDDR4 四个开关全拨至“ 0”电平。说明：如果要实现 16 位带进位控制算术逻辑运算，只需在实验二的基础上将开关 AR=1 置成 AR=0 即可。根据表 3.1 所示内容，置功能开关S3、S2、S1、 S0、M 、CN 改变 74LS181欢迎下载-14-精品文库的算术运算和逻辑运算功能设置， 观察运算器输出， 将观察结果填入表 3.1 中，并将理论计算结果写入表 3.2 中，进行比较验证。表 3.1实验结果加数 1加数 1加数 2加数 2M 0（算术运算）M 1高位低位高位低位S3 S2 S1 S0Cn=1Cn=0（逻辑运算）DR3DR

25、1DR4DR2无进位有进位0000FFF0001FFF0010FFF0011FFF0100FFF0101FFF0110FFF0111FFF01FE01021000FFF1001FFF1010FFF1011FFF1100FFF1101FFF1110FFF1111FFF欢迎下载-15-精品文库表 3.2理论计算结果加数 1加数 1加数 2加数2M 0（算术运算）M 1高位低位高位低位S3 S2 S1 S0Cn=1Cn=0（逻辑运算）DR3DR1DR4DR2无进位有进位0000F ( 01FE )F ( 01FF )F (FE01 )0001F ( 01FE )F ( 01FF )F (FE01 )

26、0101F ( 02FA )F ( 02FB )F (FEFD )01FE01020111F ( 00FB )F ( 00FC )F ( 00FC )1011F ( 0101 )F ( 0102 )F ( 0102 )1100F ( 03FC )F ( 03FD )F ( FFFF )1101F ( 03FC )F ( 03FD )F ( FFFF )1111F ( 01FD )F ( 01FE )F ( 01FE )注意：本实验做完后，拔掉连线 ALUBUS 和 ALUO1 ，去掉短路套 ZI2 、CN0、CN4。三、设计内容1、 若有两个 16 位二进制数：00FFH 和 2D5AH ，

27、要求通过 74LS181 的运算，计算这两数相与的结果。（1）实现的方法（2）实验步骤（3）实验结果（4）理论计算结果2、 若有两个 16 位二进制数： 1234H 和 A987H ， 要求通过 74LS181 的运算，计算这两数之和。（1）实现的方法欢迎下载-16-精品文库（2）实验结果（3）理论计算结果3、若被减数为 7C69H 和减数为 1234H， 要求通过 74LS181 的运算，计算这两数之差。（1）实现的方法（2）实验结果（3）两数之差4、若被减数为 1234 H 和减数为 7C69H， 要求通过 74LS181 的运算，计算这两数之差。和题 4 结果比较。（1）实验步骤（2）实

28、验结果（3）实验结果表示的是什么（4）比较题 4 和题 3 结果，并加以说明。欢迎下载-17-精品文库实验四移位运算器实验一、实验目的验证移位控制器的组合功能。二、实验内容1、实验原理移位运算实验原理如图 4.1 所示。本实验使用了一片 74LS299（U34 ）作为移位发生器，其八位输入输出端引到 8 芯排座 ALUO2 ，实验时用 8 芯排线连至数据总线插座 BUS4。299B信号由开关 299B 提供，控制其使能端， T4 为其时钟脉冲，手动方式实验时将 T4 与手动脉发生器输出端 SD 相连，即 J23 跳线器上 T4 连 SD。由信号 S0 、S1、 M 控制其功能状态，详细见表 4

29、.1。图 4.1移位 运算实 验 原理图欢迎下载-18-精品文库表 4.1 74LS299 功能表2、实验接线 ALUO2 连 BUS4； EXJ1 连 BUS3； SJ2 连 UJ2； 跳线器 ALUB 、299B、SWB 拨至左侧（手动位置），且开关 ALUB 拨至“ 1”电平， 299B 拨至“ 0”电平。 跳线器 J23 的 T4 连 SD； 总清开关拨到“ 1”位置。3、实验步骤 连接实验线路，仔细查线无误后接通电源。 置数，具体步骤如下：S0=1S1=1KD7-D0=00110101数据开关置数SWB=0开输入三态门T4=数据置入移位寄存器SWB=1关输入三态门 移位，参照表 4.

30、1 改变 S0、 S1、 M 、 299B 的状态，按动手动脉冲开关以产生时钟脉冲 T4，观察移位结果。欢迎下载-19-精品文库四、实验数据记录1、移位寄存器初始数据为：35H第 1 次按动手动脉冲开关，移位寄存器数据为：第 2 次按动手动脉冲开关，移位寄存器数据为：第 3 次按动手动脉冲开关，移位寄存器数据为：第 4 次按动手动脉冲开关，移位寄存器数据为：2、实验结果记录表置入移位寄存器进位移位后理论计299BS1S0M移位操作数据Cy结果算结果0001010001119AH001001001011五、思考题若移位寄存器存放一个8 位数，通过怎样的移位运算后可使移位寄存器存放的数据保持不变？

31、欢迎下载-20-精品文库实验五存储器实验一、实验目的掌握静态随机存取存储器RAM 工作特性及数据的读写方法。二、实验内容1、实验原理主存储器单元电路主要用于存放实验机的机器指令，如图 5.1 所示，它的数据总线连到外部数据总线 EXD0 EXD7 上；它的地址总线由地址寄存器单元电路中的地址寄存器 74LS273（U37 ）给出，地址值由 8 个 LED 灯 LAD0 LAD7 显示，高电平点亮，低电平熄灭；在手动方式下，输入数据由8 位数据开关 KD0 KD7 提供，并经一三态门 74LS245（ U51）连至外部数据总线EXD0 EXD7 ，实验时将外部数据总线 EXD0 EXD7 用 8

32、 芯排线连到内部数据总线 BUSD0BUSD7，分时给出地址和数据。它的读信号直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下，写信号由W/R 提供，片选信号由 CE提供；自动方式下，写信号由控制CPU 的 P1.2 提供，片选信号由控制CPU 的 P1.1 提供。由于地址寄存器为 8 位，故接入 6264 的地址为 A0 A7 ，而高 4 位 A8A12 接地，所以其实际使用容量为 256 字节。6264 有四个控制线： CS1 为第一片选线、 CS2 为第二片选线、 OE 读出使能线及 WE 写使能线。其功能如表 5.1 所示。 CS1

33、 片选线由 CE控制（对应开关 CE）、OE 读出使能线直接接地、 WE 写使能线由 W/R 控制（对应开关 WE）、CS2 直接接 +5V 。图 5.1 中信号线 LDAR 由开关 LDAR 提供，手动方式实验时，跳线器LDAR 拨至左侧，脉冲信号 T3 由实验机上时序电路模块TS3 提供，实验时只需将 J22 跳线器连上即可， T3 的脉冲宽度可调。2、实验接线 总清开关拨到“ 1”位置。 MBUS 连 BUS2； EXJ1 连 BUS3；欢迎下载-21-精品文库跳线器 J22 的 T3 连 TS3；跳线器 J16 的 SP 连 H23；跳线器 SWB、CE、WE、LDAR 拨至左侧（手动

34、位置） 。图5.1主存储器单元电路欢迎下载-22-精品文库表 5.16264 功能表工作I/O输入方式DIDO/OE/WE/CS1非选择XHIGH-ZXXH读出HIGH-ZDOLHL写入DIHIGH-ZHLL写入DIHIGH-ZLLL选择XHIGH-ZHHL3、实验步骤 连接实验线路，仔细查线无误后接通电源。 形成时钟脉冲信号T3。方法如下： 在时序电路模块中有两个二进制开关“运行控制”和“运行方式” 。将“运行控制”开关置为“运行”状态、“运行方式”开关置为“连续”状态时，按动“运行启动”开关，则T3 有连续的方波信号输出，此时调节电位器W1，用示波器观察，使T3 输出实验要求的脉冲信号；本

35、实验中“运行方式”开关置为“单步”状态，每按动一次“启动运行”开关，则T3 输出一个正单脉冲，其脉冲宽度与连续方式相同。 向存储器的 00 地址单元中写入数据11，具体操作步骤如下：SWB=0CE=1SWB=1CE=1LDAR=1T3=KD7 D0=00000000SWB=0开输入三态门数据置入地址数据开关置数寄存器SWB=0CE=0SWB=1WE=1LDAR=0LDAR=0KD7 D0=00010001T3=数据开关置数SWB=0数据置入0开输入三态门存储器 RAM欢迎下载-23-精品文库如果要对其它地址单元写入内容，方法同上，只是输入的地址和内容不同。 读出刚才写入00 地址单元的内容，观

36、察内容是否与写入的一致。具体操作步骤如下：SWB=0CE=1SWB=1CE=1LDAR=1KD7 D0=00000000T3=SWB=0开输入三态门数据置入地址数据开关置数寄存器SWB=1CE=0LDAR=0WE=0数据从存储器读出三、实验数据记录1、根据存储器的读写原理，填写下表。控制信号写地址写内容读内容SWB 开关LDAR 开关CE 开关WE 开关2、记录向存储器写入数据的操作过程。按照前面介绍的实验步骤向存储器地址为 00H， 01H，02H，03H，04H，05H的单元分别写入数据： 55H，33H，44H，66H ，08H， F0H。3、写出读出存储器单元内容的操作过程并记录以下地

37、址单元读出的内容。地址内容地址内容0000000000000100000000010000010100000010000010000000001100000100欢迎下载-24-精品文库四、根据电路图分析向存储器置数和从存储器读数的工作原理。五、思考题1、存储器的地址是放在哪个芯片中的，为什么在输入地址时，控制开关CE=1、LDAR=1 ？2、在读存储器内容时控制信号SWB=1、CE=0、 WE=0、 LDAR=0 的含义是什么？欢迎下载-25-精品文库实验六数据通路实验一、实验目的1、理解数据通路的概念及特性。2、掌握数据通路传输控制特性。二、实验内容1、实验原理数据通路就是将不同的设备，如

38、存储器、输入设备、输出设备、寄存器等连至总线上。这些设备的输出都需要三态输出控制，如按照传输要求恰当有序的控制它们，便可以实现数据通路的传输。实验框图如图6.1 所示。数据总线数 据 输地 址 寄存储器数码管R0入开关存器 ARRAM显示寄存器图 6.1数据通路的框图2、实验接线 REGBUS 连 EXJ2； EXJ1 连 BUS1， MBUS 连 BUS2； 跳线器 SWB、 LDAR 、 CE、 WE 拔至左侧（手动位置）； 拔掉跳线器 J13，J14，J18， J24， J22， J23。 用单芯线连接J13（中间端LDR0 ）到 UJ2 最右端， J14（中间端 R0B）到UJ2 右端

39、第二针， J18（中间端 OUTWR ）连 UJ2 右端第三针， J24（中间端 LEDB ）连 UJ2 右端第四针，即 UA0 控制 LDR0 、UA1 控制 R0B、UA2 控制 OUTWR 、UA3控制 LEDB 。欢迎下载-26-精品文库3、实验步骤 连接实验线路，仔细查线无误后接通电源。 初始状态设为：关闭所有三态门（ SWB=1， CE=1，R0B=1，LEDB=1 ），其它控制信号为 LDAR=0 ，LDR0=0 ，WE=0， OUTWR=1 。 送数据 63 到寄存器 R0，数据 20 送地址寄存器，然后将 R0 寄存器内的数送入存储器，最后将存储器的内容输出到 LED 上显示，具体操作步骤如下：（为正脉冲，用开关设置：初始为“0”然后置“ 1”再置“ 0” ） 自定数据，按以上步骤操作验证。三、实验数据记录1、画出实验过程中的数据通路。2、记录数据的传输过程。四、根据实验结果分析数据在数据通路中的传输过程。欢迎下载-27-精品文库五、思考题1、实验步骤中输入的两个数据分别表示什么？有什么不同？2、若不采用输出到数码管上显示， 有否方法可验证写入存储器单元的内容是否正确。欢迎下载-28-