论文基于嵌入式ARM的图像采集处理系统设计

《论文基于嵌入式ARM的图像采集处理系统设计》由会员分享，可在线阅读，更多相关《论文基于嵌入式ARM的图像采集处理系统设计（47页珍藏版）》请在装配图网上搜索。

1、摘要随着现代制造工业中微细加工技术的不断开展，对微细零件外表形貌测量的要求越来越高，具有较高横向及纵向分辨率的激光并行共焦显微系统可以突破光学衍射的极限要求,对物体外表进行无损检测及三维形貌重构。为了进一步实现光学系统的便携化、智能化需求，具有体积小、本钱低、专用性强等一系列独特优点的嵌入式系统，无疑有着极好的应用前景。本文主要研制了一种基于ARM的便携式图像采集处理系统。论文主要以硬件设计和软件设计两大局部完成对系统的论述：硬件设计中，通过分析实际图像采集需求后总结设计的主要性能指标，确定了采集系统的主要控制平台和图像传感芯片，给出了总体的硬件设计方案，并在此根底上完成了SCCB控制模块、图

2、像数据捕获模块、串口调试模块等硬件接口模块的设计；软件设计中，完成了CMOS的驱动程序、图像数据采集的驱动程序、Bayer图像数据转换算法等软件设计工作，最后论述了静态图像采集系统相关调试、实验工作，结果说明此嵌入式图像采集系统根本到达预期目标，证明了设计的合理性和正确性。本系统一定程度上提高了低功耗微控制器图像采集的效率，将图像采集系统对硬件的依赖转化为设计人员的软件设计工作，相对于传统PC机+CCD的方案，不仅在体积、本钱上具有明显优势，更表达出良好的柔性，便于今后的维护、优化。关键词：ARM，LPC2478,图像采集，便携式第一章 绪论41.1 课题的研究背景41.1.1 并行共焦显微系

3、统概述41.1.2 嵌入式系统概述51.1.3 嵌入式图像采集系统概述61.2 课题研究的目的和意义71.3 课题研究的主要内容及组织结构7第二章 系统硬件电路设计92.1 系统核心器件概述9 基于ARM7TDMI的LPC2478开发板9 OV7620图像传感器112.2 图像采集系统硬件总体架构162.3 图像采集系统硬件模块设计17 SCCB控制模块172.3.2 图像数据采集模块182.3.3 存储、显示模块22 串口通讯模块242.5 本章小结24第三章 系统软件程序设计253.1 系统总体软件设计253.2 系统初始化模块的软件设计25 LPC2400的bootloader软件设计2

4、6 CMOS驱动程序设计273.3 图像采集模块的软件设计31 CMOS与ARM的工作匹配31 同步信号捕获的软件设计313.4 存储处理显示模块的软件设计33 片外SDRAM存储驱动设计33 Bayer图像数据的差值算法353.1 本章小结39第四章 系统实验结果与分析404.1 图像采集系统的组成404.2 图像采集系统的测试实验与分析40 ARM的数据存储读写实验40 图像数据采集有效像素点及错帧率实验434.3 本章小结44第五章 总结和展望45参考文献46第一章 绪论 课题的研究背景 课题来源Unitary intensity of illuminationZzFWHM0随着现代制造

5、工业的高速开展，特别是微细加工技术的不断进步，对零件的三维形貌进行快速准确的检测，逐渐成为现代仪器研究及测试方法的重要课题。在半导体技术、生物医学等领域，共焦显微术因其高精度、高分辨力、能够较容易对被测物三维形貌实现重构的特性从而得到较为广泛的应用。本论文来源于国家自然科学基金工程NO.50775063，该工程研究的是微型器件三维形貌的测量系统。其中便利用共焦显微术【1】，实现了对微器件形貌的高精度、高分辨率及易实现成像数字化的测量。图1- 1 并行共焦测量原理图 图1- 2 光强位移曲线图并行共焦测量的原理图如图1-1所示。其中1为光源，2为微透镜阵列，3为分光镜，4为CCD，5、6为凸透镜

6、，7为微动台。光源发射的光在经过微透镜阵列分束后成为点光源阵列，通过透镜组成的远心光路在被测物面处成像，最后经由被测物面的反射，在CCD的像面成像如图1-3，其中的点光源阵列面、被测物面及CCD像面彼此共轭。测量时，随着物面做Z向移动，成像于CCD像面的光斑大小发生改变，导致CCD上处在光斑区域中的感光像素所接受光强发生变化，因此可以得到该被测物点的光强变化曲线，如图1-2。曲线峰值所对应的横坐标值值即为该被测物点的正焦位置，把所有采样点的正焦位置找到后即可得到被测物面的外表形貌【2】。图1- 3 并行共焦局部图并行共焦显微系统用CCD接收光点阵列图像，经过图像采集卡在PC机上显示。由于该系统

7、体积大，不便于携带，满足不了一些在线检测需求，因此本学位论文的任务是为并行共焦显微系统研制一种体积微型化的图像采集系统。由并行共焦检测的方式及输出图像特征可知，需要设计的是一种能够采集黑白灰阶图像的静态数字图像采集系统。要到达微型貌测量的目的需要图像采集系统具有假设干特性，具体归纳如下：l 系统结构简单、紧凑，便携性能好l 系统能够识别256或以上灰阶图像l 图像数据格式便于处理、显示l 系统采集时间不低于1帧/秒l 具有较大的存储空间本论文旨在设计一种具有上述特性的图像采集系统，可以对并行共焦光路输出的光强图像进行采集、显示，并具有较高的便携性、稳定性及可靠性。图像采集系统内的图像传感模块和

8、控制处理模块应具有一定的通用性，即图像传感器具有采集像素位深、数据格式、图像分辨率可选的多样化输出，控制处理局部具有可裁剪的多种总线接口模块。综上所述，所设计的便携式图像采集系统必须脱离PC机，因而采用了具有专用性、嵌入式、计算机性特点的嵌入式系统实现设计目标。本课题研究的基于ARM的便携式图像采集系统利用了嵌入式ARM平台多种功能接口、总线协议，掌握ARM微处理器的相关应用，为各种测试测量方法在便携式系统领域的应用打下坚实根底。 嵌入式系统概述1、嵌入式系统嵌入式系统被IEEE国际电气和电子工程师协会定义为“是一种用来控制、监视或者辅助仪器、机械操作的装置。无论嵌入式计算机技术如何开展，都改

9、变不了其“内含计算机、“嵌入到对象体系中、“满足对象智能化控制要求的技术本质，因此可以将嵌入式系统定义为：“嵌入到对象体系中的专用计算机应用系统。嵌入式系统具有3个根本特点，即“计算机性、“嵌入性及“专用性：l “计算机性是目标系统智能化、自动化控制的根本保证，内含微处理器的现代电子系统，方才能实现目标系统的计算机智能化控制能力；l “嵌入性那么是专指起源于微型机、嵌入到目标对象系统进而实现对象体系智能控制的特性；l “专用性是指为了贴合对象控制需求或特定环境要求下的软硬件的裁剪性。嵌入式系统在很多产业中都得到了广泛的应用，包括消费电子、国防军事、工业控制等领域应用的越来越广泛，参军用的导弹知

10、道系统到民用的消费电子、智能家电、汽车，嵌入式系统无处不在。2、嵌入式处理器通用计算机处理器的系统拥有大量的应用编程资源、外设接口总线及先进的高速缓存逻辑，但也具有能源消耗大、产生热量高、本钱尺寸大等不可回避的问题，因此诞生了为各种专用应用而设计的特殊目的处理器嵌入式处理器，主要分为以下四类：l 嵌入式微处理器：在应用中将微处理器装配在专门设计的电路板上，只保存和嵌入式应用有关的母板功能而换来系统体积和功耗的大幅减小，在功能上保存和标准微处理器一致的同时更在工作温度、抗电磁干扰、可靠性等方面得到增强。l 嵌入式微控制器：即单片机，就是将整个计算机系统集成到一块芯片中，一般以某一微处理器内核为核

11、心，芯片内部集成ROM、RAM、总线等必要功能和外设，是目前嵌入式系统工业的主流。l 嵌入式DSP处理器：对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度快，在数字滤波、FFT、谱分析等方面DSP算法大量进入嵌入式领域。l 嵌入式片上系统：将通用处理器内核作为SOC设计公司的标准库，用标准的VHDL等语言描述存储在器件库中，在定义出其整个应用系统并仿真通过后即可制作样品，大大优化了系统电路板体积、功耗和可靠性。1.2 图像采集技术的研究现状1.2.1 图像采集系统简介图像采集是将图像信息光电转化成便于计算机传输、存储的数字信号的过程。图像采集术在现今应用最广

12、泛的方向是视频应用，早在上世纪无声电影的出现便开启了视频应用的时代，近年来随着计算机技术、网络技术及图像处理、视频压缩等技术的不断开展很大程度上扩展了图像采集术在各种产业领域使用，并且面对多样化的应用方面出现了基于多种处理平台的图像采集系统。总的来说图像采集系统由光电转换和信号处理两大模块组成：l 光电转换模块：用来完成对成像光信号到电信号的转换，其中的主要转换器件从最早的光电二极管到现在的CCD、CMOS传感器的时代； CCD电荷耦合器件图像传感器，具有较高的信噪比和敏感度，功耗相对CMOS较大3个以上电源电压，主要应用于消费级数码产品； CMOS互补金属氧化物半导体图像传感器，原本是计算机

13、系统内一种重要芯片，用来保存系统引导最根本的资料，后来被人们应用于影像传感器领域。前期无论在信噪比、动态范围等方面均不如CCD，主要应用于消费电子产业及高端图像传感领域。l 信号处理模块：根据系统应用级别、领域的不同而呈现多样化的趋势，如在工业检测方面多用AVR单片机，在民用级生产生活中多用图像采集卡和PC机，介于近年来嵌入式技术的快速开展，在工业领域、民生生活方面都有了广泛应用： DSP：高工作频率500Mhz以上、内含乘法器、在系统结构及指令进行特殊设计的DSP处理器在视频系统的应用尤其深入，缺乏之处那么是相对较高的本钱投入及较少的外设接口； FPGA：在ASIC特定用途集成电路领域现今开

14、展最为充分的平台，用标准VHDL硬件设计语言便可实现对任何芯片的仿真制造，特别善于对数字信号的逻辑处理； ARM：近年来随着工作频率和功能模块嵌入种类的不断提升，及特有的小体积、低功耗、接口丰富的特点在图像采集乃至视频监控领域崭露头角。1.2.2 嵌入式图像采集系统CMOS图像传感器内部集成了A/D，且随着近几年的不断开展，分辨率也不断提高，集成化程度高、功耗低、体积小的特点更使得CMOS模块在消费电子产业中的 、数码相机等大放异彩。结合了图像采集系统及嵌入式系统的利弊特点，人们逐渐将嵌入式技术应用于图像采集领域，充分将嵌入式技术的专用性、便携性等特征在图像采集方面得到表达，也带来了图像采集技

15、术在工业计量、生物医学、多媒体等多领域上的飞速开展。现今较为常用的嵌入式图像采集方案主要有以下3种：1、图像传感器 + FPGA + SRAM2、图像传感器 + DSP + SRAM3、图像传感器 + ARM + SRAM方案1利用FPGA现场可编程门阵列可以较为方便的实现图像采集中多种同步信号的逻辑处理；方案2中的DSP数字信号微处理器所具有的高运行速度、强大数据处理能力使之在图像采集领域最先得到开展；而相对于前面两个方案，ARM开始在图像采集领域并未得到很好的运用，但近几年尤其在工业检测、便携图像采集等方向越来越得到人们的重视，随着嵌入式制造工艺的飞速开展，ARM的工作频率、数据处理能力也

16、得到大幅提高，加上其含有丰富的接口模块，非常适合用于在工业监控、检测方面。1.3 课题研究的主要内容本设计的主要目的是构建基于ARM的图像采集系统，在满足共焦光路需求的前提下能够实现系统稳定的静态图像采集。论文研究的内容主要由硬件设计、软件设计、实验三大局部构成，具体如下：1、硬件设计：首先根据课题需要选择适宜图像传感器件及嵌入式平台，其次完成具有图像数据缓冲、CMOS传感器控制及CMOS高频同步信号快速捕获的接口电路设计，最后完成便携系统与上位机的调试模块接口设计。2、软件设计：基于各个硬件模块完成相应的软件驱动设计，以完成ARM和CMOS的初始化、缓冲采集模块的驱动，及原始图像数据阵列的插

17、值转化。3、实验：首先测试系统硬件连接是否正确无误，其次分模块的参加驱动软件验证各功能模块是否能够实现预期功能，包括ARM对CMOS配置实验、数据SDRAM存储读写实验、图像采集有效像素点数实验、ARM采集与LCD显示速率匹配实验，最后对系统总体的静态图像采集进行错帧率实验，从而先分后总的验证系统图像采集工作的正确性、可靠性。第二章 系统硬件电路设计光学系统CMOSARM开发板2.1 图像采集系统硬件总体架构图2- 1 系统工作流程图图2-1为本图像采集系统的工作流程图。CMOS上位机调试模块SCCB总线控制数据采集模块存储显示模块ARM7TDMI并行共焦光学系统为系统光学成像源，图像捕获模块

18、选用CMOS图像传感器OV7620，控制、处理显示模块选用ARM7开发板SMART2400，软件开发、实验调试平台用PC机完成。由图可以初步了解嵌入式图像采集处理系统的整个流程：当光学系统成像完成，用CMOS图像传感器完成对图样的获取，图像数据经过缓冲后进入ARM开发板进行差值处理，进而直接在内部存储、显示。期间可通过串口连接到PC机进行调试、处理。系统总体结构框图如图2-2。图2- 2 系统总体结构框图2.2 系统核心器件概述2.2.1 基于ARM7TDMI的LPC2478开发板1 ARM简介ARMAdvanced RISC Machines公司是一家知识产权IP供给商，与一般的半导体公司最

19、大不同是ARM公司只通过转让设计方案，由合作伙伴公司生产各色芯片来实现企业价值，自身并不向终端用户售卖实体芯片。ARM公司利用这种双赢的伙伴关系飞速成为了全球RISC微处理器标准缔造者，该模式同样使得用户大为受惠，当用户掌握一种ARM内核结构及开发手段边可以使用购置ARM公司的其他伙伴公司生产出的相同ARM内核的芯片。ARM架构是ARM公司面对市场设计首款低本钱、低功耗的RISC微处理器，其具有非常高的性价比和代码密度以及出色的实时终端响应，并且芯片料件占用硅片面积极少，因此成为嵌入式系统的理想选择，应用范围充满在消费电子、工业测量控制、医疗器件诊断等多种产业，带来了无可估量的价值。2 LPC

20、2400系列ARM概述LPC2400系列ARM一款具有极高集成度并且以ARM7TDMI-S为内核的微控制器，支持支持实时仿真和嵌入式跟踪，处理器时钟为72MHz。LPC2400系列ARM为多种类型的通信应用提供了一个理想的解决方案。它包括1个10/100以太网媒体访问控制器MAC、1个带4KB终端RAM的USB全速设备/主机/OTG控制器、4个UART、2路CAN通道、1个SPI接口、2个同步串行端口SSP、3个IIC接口和1个IIS接口。同时还带有1个4MHz的片内振荡器、98KB RAM包括64KB局部SRAM、16KB以太网SRAM、16KB GPDMA SRAM和2KB电池供电SRAM

21、以及1个外部存储器控制器EMC来支持上述的各种串行通信接口。这些特性使得本设备非常适用于通信网关和协议转换器。除此以外，还有许多串行通信控制器、多用途的时钟功能和存储器特性，包括有不同的32位定时器、增强型告诉GPIO。LPC2400系列ARM链接64个GPIO管脚到基于硬件的向量中断控制器VIC，这表示了这些外部输入可产生边沿触发终端。所有的这些特性使LPC2400系列ARM特别适用于工业控制和医疗系统。LPC2400系列的主要特性有：l ARM7TDMI-S处理器，运行频率高达72MHZ。l 512KB片上Flash程序存储器，具有在系统编程ISP和在应用编程IAP功能。Flash程序存储

22、器位于ARM局部总线，可用于高性能的CPU访问。l 有双AHB总线系统Dual AHB System。这使得某一外设资源的存取操作、程序执行操作可以和另一外设资源的存取操作和程序执行操作并行不悖，从而使得各高频外设能同时运转而不引起总线堵塞。l EMC支持诸如RAM、ROM和Flash的异步静态存储器设备以及动态存储器设备例如SDRAM。l 先进的向量中断控制器VIC，支持多达32个向量中断。l 仅LPC2470/78：LCD控制器，支持STN和TFT显示屏的显示 有专用的DMA控制器 可选择显示分辨率最高可达1024768像素。 支持高达24位的真彩色模式l 串行接口： Ethernet M

23、AC带有MII/RMII接口和相关的DMA控制器，这些功能位于独立的AHB总线上 USB2.0全速双端口设备/主机/OTG控制器，带有片内PHY和相关的DMA控制器 4个带小数波特率发生功能的UART。其中1个带有Modem控制I/O，还有一个带有IrDA。除此之外，全部UART都带有FIFO 3个I2C总线接口1个开漏管脚，另外2个为标准输出管脚 CAN控制器，带有两个通道l 其他外设，包括10位AD、2个PWM模块、RTC等。3 LPC2400系列ARM体系架构LPC2400系列ARM是由支持仿真的ARM7TDMI-S CPU、用于紧密耦合并高速访问片内主要存储器的ARM7局部总线、连接到

24、高速片内外设和外部存储器的AMBA(Advanced Microcontroller Bus Architecture) AHB4 周彩宝，刘应学，ARM体系以及AMBA总线分析J.计算机工程，2003，以及连接到其他片内外设功能的AMBA APB5 周彩宝，刘应学，ARM体系以及AMBA总线分析J.计算机工程，2003，构成的.LPC2400系列ARM始终按照小端字节顺序进行配置。LPC2400系列ARM具有两个AHB总线，这使得以太网模块的操作不受其它系统操作的干预：l 第一个AHB成为AHB1，包含VIC中断向量控制器、GPDMA控制器和EMC；l 第二个AHB成为AHB2，它只包含以太

25、网模块和一个相关的16KB SRAM。另外，该处理器还提供一个总线桥接器，允许第二个AHB作为AHB1的总线主机，还允许把以太网缓冲区的扩展空间延伸到片外存储器、或者是AHB1所在的未使用存储空间。LPC2400系列ARM的结构框图见图2-3，由于开发板所含模块较多，只列出与本系统相关的模块。高速GPIO160引脚SRAMJTAGARM7TDMIAHB桥AHB桥PLL系统功能内部RC振荡器系统时钟VICSRAMEMCAHB2AHB1AHB到APB桥LCD外部中断定时器IICAHBAPB图2- 3 LPC2400开发板功能模块图2.2.2 OV7620图像传感器1 CMOS概述CMOSCompl

26、ementary Metal-Oxid Semiconductor全称是互补性氧化金属板导体，与CCDCharge Coupled Device图像传感器的作用相似，都是使用高感光度的半导体材料制成，其作用是把光子信号转变成相对应的电荷信号，再经过模数转换芯片及其他相关处理芯片变成易于传输、处理、存储、显示的数字信息或模拟信息。与CCD的由马赛克网格、聚光镜片及底部铺垫电子线路矩阵的结构不同，CMOS的机理和一般计算机芯片几乎无差，即利用硅、锗这两种元素组成半导体，并使其在CMOS上共存着带N负电和P正电级的半导体，以上两个互补效应所产生的电流即可被处理芯片转化、压缩、解读成影像，原理图如图2

27、-4：图2- 4 CMOS传感器原理图由图可看出，感光元件的核心结构上每个单位像素点均由一个感光电极、一个电信号转换单元、一个信号传输晶体管及一个信号放大器所组成。当CMOS感受到光线经光电转换后使电极带上正负电荷，由互补效应所产生的电信号电流或电势差被CMOS逐个从像素中顺次提取到外部的模数转换器。由于在早期的设计使CMOS在处理快速变化图像时，因为电流变化过于频繁会产生过热的现象导致CMOS容易出现杂点，但在近年来人们的不断努力下已经对CMOS技术作出了革命性变更设计，出现了片面消除噪点技术、全像素电荷转移技术、传感器模拟处理技术等不断更新CMOS图像传感技术并取得相当好的效果。2 OV7

28、620简介由第一章可知课题所设计的是一种能够识别256灰阶黑白的静态数字图像采集系统，考虑嵌入式ARM7的LPC2478开发板LCD分辨率320*240、最大bppbit per pixer不超过24位的硬件限制，选取了OmniVision公司的OV7620 CMOS图像传感器。OV7620是一款具有较高分辨率640*480、逐行/隔行扫描模式可选的CMOS彩色/黑白数字图像传感芯片。数字输出端口支持RGB RAW/YUV的8/16bpp数字格式输出。其中的SCCB编程模式可以实现对摄像头功能存放器的控制。1 OV7620性能与引脚OV7620性能参数如下：l 326，688像素点，1/3英寸

29、，VGA/QVGA分辨率格式输出l 信 噪 比： 48 dBl 最低照度：2.5 lux at f1.4 (3000k)l 扫描模式：逐行扫描/隔行扫描l 数字格式：YcrCb 4:2:2，GRB 4:2:2，RGB Raw Datal 8/16 bit视频数据：CCIR601,CCIR656标准，ZV端口输出l SCCBSerial Camera Control Bus接口l 电子曝光/增益/白平衡控制l 图像增强：亮度，比照度，伽马，饱和度l 内/外部同步设计l 帧曝光/行曝光可选l 5伏系统，低功耗OV7620采用48脚LCC封装，其引脚排列如图2-5，管脚功能描述如表2-1所示。引脚编

30、号引脚名称描述1SVDD感应电源5V2RESET芯片复位高复位3AGCEN自动增益控制使能4FREX帧曝光控制输入5、10VrEQ/VrS内部参考电压需对地接0.1uF电容6、7、15、43AGND模拟地8、14、44AVDD模拟电源5V11VcCHG内部参考电压需对地接1uF电容12SBB为0选择SCCB编程模式13VTO视频模拟输出NTSC16VSYNC垂直同步信号低电平表征一帧图有效17FODD行场同步信号18HREF水平参考输出控制开窗大小1926UV07数字输出UV通道27、28XCLK1/2分别是片上输入/输出视频振荡器29DOVDD数字电源5V30、31DGND数字地32DOVD

31、D数字IO口电源引脚5V/3.3V33PCLK像素时钟输出高电平数据有效3441Y0Y7数字输出Y通道42CHSYNC复合同步信号45SIO-1SCCB串行时钟输入46SIO-0SCCB串行数据表2- 1 OV7620管脚功能描述表图2- 5 OV7620引脚图2 OV7620内部结构OV7620内部集成一个664*492分辨率的图像阵列，一个模拟信号处理器mux，双10bit的A/D转换器，模拟视频多路复用器analog processing，数字格式器digital data formatter及视频端口，SCCB接口及其存放器。其中数字控制包括时序模块、曝光模块和白平衡。图像传感芯片OV

32、7620的内部功能模块图如图2-6。图2- 6 OV7620内部原理框图OV7620正常工作时，图像的光电转化在1/3英寸的感光元件上完成，同时在图2-6左下方的视频时序发生模块包含的各种同步信号如VSYNC、HREF、PCLK控制模拟信号处理器，定时的对感光阵列下方的感应电路行列像素点进行捕获，与此同时框图右下方的受SCCB接口编程控制的存放器模块对模拟信号处理器的数据格式控制，可选进入不同数据输出格式的多路复用器mx，进而通过数字端口Y/UV通道或模拟测试端口VTO输出。3 OV7620图像采集方法CMOS图像阵列的设计是建立在逐行传送的扫描场读出系统和带同步像素读出电路的电子快门之上6

33、嵌入式机器视觉系统的研究与开发11 OmniVision Serial Camera Control BusSCCBFu12 王庆友.图像传感器应用技术 北京：电子工业出版社，2003.9 p224。电子曝光控制算法标准那么是建立在目标图像亮度根底上，即当背景光线在图像传感器正常范围内时，一般结果会比拟理想；而当景象光线接近极限值甚至超出，那么应该通过AEC自动曝光控制器的黑白比调节并使之满足应用要求。OV7620与输出图像数据相关的有4路同步信号：垂直同步信号VSYNC、水平参考同步信号HREF、像素时钟信号PCLK、奇偶场同步信号FODD。其中FODD一般用于隔行扫描中，二分频即为VSYN

34、C，在本设计中不予考虑。图2- 7 OV7620同步信号时序图各同步信号时序如图2-7。一般的图像采集方法是依靠VSYNC、HREF和PCLK3个同步信号来提示MCU捕获有效的图像数据，大致的流程为：VSYNC用来判断一帧图像数据的开始，其上升沿表示的是一帧图像的到来，之后的下降沿那么提示外部电路一帧有效图像数据开始；HREF是判断一行有效像素数据的依据，高电平时Y和UV通道才输出有效数据，通过示波器观察，HREF与HSYNC水平同步信号频率及波形几近相同，选用HREF而非HSYNC来判断一行有效数据，是考虑到对OV7620修改HREF，还可更改OV7620输出图像的开窗大小，使采集系统具有更

35、大的灵活性和适用性；PCLK那么是判断一个像素数据有效的信号，其每个负跳沿驱动图像传感器更新图像数据并在正跳沿时稳定。值得注意的是，相对其他同步信号及外部微控制器，PCLK的频率很高，而且通过示波器查看其波形呈现三角波，高电平即有效数据时间段很窄，而PCLK又是直接与每个像素的数据挂钩，因此此处需要用特殊方法，具体在本章第四节及下章讨论。2.3 图像采集系统硬件模块设计由图可以看出，系统硬件设计分为以下模块进行：l SCCB控制模块l 图像数据采集模块 数据缓冲 同步信号捕获l 存储显示模块 FLASH和SDRAM的存储接口 LCD显示l 上位机串口调试模块以下便分别对各个硬件模块进行论述。2

36、.3.1 SCCB控制模块1 SCCB总线概述SCCBSerial Camera Control Bus串行摄像控制总线是OmniVision公司开发的一种专门用于其CMOS摄像头/模块的串行总线。SCCB总线分为两线模式和三线模式，在精简引脚封装的CMOS芯片上一般使用两线模式，以下讨论不作说明均为两线SCCB总线。SIO_CSIO_D图2- 8 SCCB总线典型应用结构SCCB总线使用两条线串行数据SIO_C，串行时钟SIO_D连接到总线上的任何一个器件，每个器件有着唯一的地址，并且都可以作为一个发送器和节后器。l 发送器：本次传送发数据不包括地址和命令到总线的器件l 接收器：本次传送从总

37、线接受数据不包括地址和命令的器件l 主机：初始化发送、产生时钟信号和终止发送的器件，可以是发送器或接收器。主机通常是微控制器l 从机：被主机寻址的器件，可以是发送器或接收器OV7620本身可以设置为主机模式和从机模式，考虑传感器内部各功能存放器的配置修改，因此将OV7620视为从机，将ARM视为主机，SCCB总线的典型结构如图2-8。SCCB总线协议基于IIC协议开发，可以将两线SCCB看成是IIC总线协议的子集，但要注意软件设计时与IIC的区别，此问题将在第三章软件设计中讨论。2 SCCB总线接口设计图2- 9 SCCB总线接口电路图LPC2478开发板内部有IIC模块及高速GPIO引脚模块

38、，完成对OV7620的控制有两种方式：一是直接用IIC模块接口来实现控制；二是将两个GPIO引脚连接SCCB总线，用软件模拟总线协议的方式完成对图像传感器的存放器配置。由于SCCB与IIC的微细区别，即在读数据时SCCB多了一个总线停止的条件，直接用IIC模块读数据会出现谬误，所以选用第二中方法，即用GPIO软件模拟控制SCCB。设计虽然摒弃了LPC2478的IIC模块控制的方法，但可以利用其中的IIC0接口引脚，因为LPC2478的GPIO只有这两个端口是开漏输出，符合整个IIC标准及SCCB协议。值得注意的是驱动SCCB的SCL、SDA应上拉2K5K的电阻，SCCB总线接口电路如图2-9。

39、 图像数据采集模块当ARM完成了对CMOS的存放器配置后，正常上电的情况下，OV7620的同步信号端口VSYNC、HREF、PCLK及数据通道Y、UV便会连续不断的输出各种同步信号和图像数据，如果直接用ARM的GPIO口对Y、UV通道采集数据效率会非常低，采集一个像素点数据8/16bit会让ARM浪费许多等待时间，因此还需要缓冲器件的帮助。由于一般的MCU工作频率不会高于图像传感器太多，取得一个像素点数据这一线程算上中断响应、中断延时、程序执行的时间很难在兼顾采集时间的同时采满一帧图像，所以通常会采取一定的方法使CMOS与MCU相互匹配起来，到达最好的采集效率。常用的图像数据缓冲方法大致总结为

40、以下三条：一、通过SCCB配置OV7620里面的时钟控制存放器Clock rate control对OV7620进行大幅降频处理，用MCU中断捕获降频后的PCLK进行采集。二、在CMOS和MCU中加74HC573锁存器作为缓冲器件，对图像数据每一像素数据8或16bit进行锁存到达缓冲目的。三、用FIFO器件作为缓冲。方法一在牺牲采集速率的情况下可以获得较多有效像素点的采集，方法二那么是牺牲局部有效像素点数据的情况下获得采集速率的提高，方法三比方法在速率牺牲较少的同时能够采集更多的有效像素点。根据系统设计目的，权衡采集速率及图像清晰度与有效像素点个数成正比关系，本设计中选用专门用于图像数据缓冲的

41、FIFO芯片AL422作为图像数据的缓冲，配适宜当配置图像传感器的时钟控制模块，结合起来使图像像素点个数与采集时间到达最好的平衡。1 缓冲电路设计图像数据缓冲局部的核心芯片AL422缓冲芯片是一款缓存容量大小为393,216字*8 bit的FIFO，内部集成的3M-bit的DRAM附带相应的控制器，使之具有友好的硬件接口。现今多数的缓冲芯片由于内部存储空间限制不能做大容量数据的缓存，而专为高清视频/图像系统定制的AL422内部集成了较大存储量的DRAM，使其可以直接保存一帧最大分辨率720*480图像数据，更提供了50%以上的内存支持视频/图像方面的应用，因此这款AL422特别适合于与图像数据

42、有关采集、处理方面的应用。器件特点：l 384K393，216*8 bits FIFO结构l 支持VGA，CCIR，NTSC，PAL和HDTV图像分辨率缓冲l 独立的读/写操作高速I/O数据传输速率l 高速一部串行通道l 读/写周期：20nsl 数据存取时间：15nsl 输出使能控制l 自刷新lAL422芯片的引脚描述见表2-2：表2- 2 AL422引脚描述表引脚名称引脚号输入/输出类型功能描述DI0DI714,1114输入数据输入WCK9输入写周期/WE5输入低有效写使能/WRST8输入低有效写复位DO0DO71518，2528输出数据输出RCK20输入读时钟/RE24输入低有效读使能/R

43、RST21输入低有效读复位/OE22输入低有效输出使能TST7输入测试引脚下拉VDD10DEC/VDD19退耦输入GND6,23地图2- 10 缓冲电路原理图缓冲电路原理图如上图，AL422缓冲器件接受和释放数据靠WCK、/WE、/WRST、RCK、/RE、/RRST引脚的相互配合完成。考虑图像采集系统可以对静态黑白、彩色图像均可进行采集，用两片AL422搭建成缓冲模块。其中WCK写周期引脚与OV7620的PCLK相连此做法可以躲避用效率不高的中断嵌套方式捕获高频PCLK而采集图像的方法，直接用PCLK触发FIFO锁存数据的方式很快采集到一个像素数据，TST测试引脚外接下拉电阻下拉，DEC脚接

44、104pF的退耦电容。2 同步信号捕获电路设计由本章2.2.2可以了解到，对一帧有效图像的获取质量好坏直接与MCU捕获三个同步信号VSYNC、HREF和PCLK的效率，在硬件本身的限制范围内尽可能用适宜的软硬件设计方法来完成。VSYNC垂直同步信号为表征一帧图像数据的到来，且低电平有效，可以直接与ARM的一个外部中断引脚相接LPC2400的向量中断控制器VIC有32个中断源，其中外部中断EINT0T3占据1417通道，此处选择与EINT0的p2.10连接；HREF水平参考同步信号用来表征一行有效图像数据的到来。图2- 11 同步信号捕获原理图为了防止使用采集效率较低的中断嵌套的方法，在充分了解

45、同步信号捕获关系及缓冲芯片AL422读写触发时序端口的根底上，直接将HREF同步引脚取反输出给缓冲FIFO的/WE写使能脚为了方面软件控制，设计将LPC2478一个GPIO P3.25和HREF相与后取反接FIFO，如此既使得ARM可以软件编程控制FIFO的写入数据使能端口，又可以在极短的时间50ns内内完成对HREF的触发响应；同样的，将PCLK像素时钟同步引脚与FIFO的WCK写使能端口，当PCLK高电平时那么拉高WCK将有效图像数据写入FIFO。值得注意的是，OV7620为5V/3.3V可选电源系统，为了与LPC2400的3.3V接口电压匹配应把DOVDD跳线跳在3.3V且在外部供给DO

46、VDD3.3V电压。同步信号接口电路如图2-11： 存储、显示模块1 存储模块程序在嵌入式设备中一般有两种加载load模式：一种是在配套软件开发平台的程序直接下载目标板的ROM或FLASH存储器中进行；另一种那么是加载到目标板外接的SDRAM中运行。在本文的软件开发平台ADSArm Development Suit中均是可选的，一般来说都是加载到LPC2478内部的Flash中。Flash主要分为NOR Flash和NAND Flash两个类别。l 从擦写速度上来看，NAND Flash的读写编程操作是以“页为单位进行，擦出操作以“块为单位，且擦除的单元面积小、擦除电路少，因此拥有较快的编程、

47、擦出能力；l 从执行代码效率来看，NOR芯片内部执行应用程序可以直接在闪存中进行而不必将代码读入系统RAM中，且传输效率高，在14MB应用很高的本钱效益；l 沉着量和本钱的角度来看，NAND Flash的单元尺寸将近是NOR的一半，生产过程的简化更使其具有更高的性价比；考虑系统在开发板自带320*240像素尺寸的LCD显示图像时，每帧图像大小约为75KB，因此在LPC2478自身集成了SST公司512KB的NOR Flash芯片后，选配了HY公司32MB的NAND Flash芯片HY57V561620CLT-HI。图2-12为SST39VF1601和HY57V561620CLT-HI与LPC2

48、478的接口硬件图。图2- 12 NOR Flash、NANDFlash与LPC2478接口将LPC2478的EMC片外存储器控制器A12:0与SDRAM地址线A0A12相连，A14:13与SDRAM的Bank选择信号BA0、BA1连接用以对SDRAM的4个存储阵列进行选择，16位半字数据线与输出数据线DQ0DQ15相连，片选位LnSDCS0、行列选通位LnSDRAS、CAS分别与SDRAM的nSCS、nSRAS、nSCAS连接，剩下的时钟信号位CLKOUT等也分别连好，如此便完成了ARM与SDRAM的硬件连接，可将SDRAM当做ARM的一个SRAM来适用，值得注意的是LPC2478的只有最多

49、256MB的片外存储空间，不可超出。2 显示模块设计选用了与LPC2478的LCD控制器适配的320*240 LCD屏，屏内集成了TFT液晶显示控制芯片SSD1289的。SSD1289是一款包含电源管理、液晶驱动、显示缓冲区等诸多功能于一身的单芯片液晶控制器，内部显示缓冲区拥有高速读写能力。图2- 13 LCD模块与LPC2478接口电路图图2-13接口电路采用的是RGB色彩空间5:6:5的接法。LPC2478的P1.26P1.29、P2.13接SSD1289的数据线D11D15，作为B蓝分量数据通道；P1.20P1.25接D5D10作为G绿分量数据通道；P2.6P2.9、P4.29接D0D4

50、作为R红分量通道；剩下的控制信号LCDPWR、LCDM及同步信号LCDFP、LCDLE、LCDFP对应的与SSD1289相连。2.3.4 UART串口通讯模块图2- 14 串行接口硬件电路图为了实现图像采集系统与ARM及上位机的数据通讯，需要一种通用的总线接口来实现，因此设计了UART串行通讯模块模块。针对PC机典型的9针RS-232C电平串行接口，模块选用了MAX232CWE芯片进行电平转换。MAX232CWE芯片是美信公司专门为电脑的RS-232标准串口设计的单电源电平转换芯片,使用+V单电源供电，芯片分为三个局部：l 第一局部是电荷泵电路，由1、3、4、5脚及电容C12、C13构成，功能

51、是产生正负12V两个电源提供给RS-232电平需要；l 第二局部是两组数据转换通道用以串口总线数据的输入输出，710脚为第一组数据转换通道，1114为第二组通道，此处只用第二组。l 第三局部是供电局部。RS-232C串口的接线方式有全串口连接带Modem接口和3线连接等方式，此调试通讯模块只需完成对所采集的图像帧数据传输到PC机上，只需采用较简洁的3线连接方式，硬件电路图如图2-14。2.5 本章小结本章结合系统所涉及硬件平台，首先介绍了选用的核心器件OV7620图像传感器和ARM开发板LPC2478的内部结构及功能模块，进而分模块的介绍了包括SCCB控制模块、图像采集模块、存储显示模块及上位

52、机调试接口模块的硬件接口电路设计的原理与方法。第三章 系统软件程序设计3.1 系统总体软件设计嵌入式图像采集处理系统是一个集合软硬件的嵌入式便携系统，如何能对静态图像信息进行相对快速的捕获、存储和显示以及利用PC对数字图像进行分析处理是我们的目标。前一章节主要论述了系统的硬件芯片选择及外围接口电路设计，本章将对驱动这些硬件设施的软件设计做详细阐述。为了方便系统的调试与维护，对应于硬件的模块设计，系统软件的设计按照模块化进行，总体的软件框图如图3-1：图像采集模块存储显示模块上位机调试模块初始化模块图3- 1 系统总体软件功能框图由图可以看出系统软件设计分为以下模块进行：l 初始化模块 嵌入式A

53、RM驱动bootloader的设计 CMOS驱动程序设计l 图像采集模块 CMOS与ARM工作匹配 同步信号捕获的软件设计l 处理显示模块 片外存储SDRAM驱动设计 Bayer图像数据的差值算法 数字图像的LCD显示l 上位机调试模块以下各小节将分别对上述模块的软件设计工作进行论述。3.2 系统初始化模块的软件设计图像采集系统的核心器件是控制芯片LPC2478及CMOS图像传感器OV7620，其中以FIFO缓冲芯片AL422及串口通信UART辅助图像的采集及调试。由于LPC2478开发板和OV7620本身具有极高的集成度，各自都可以视为一个小型系统，因此想让它们互相匹配工作的前提便是让其自身

54、先“做好准备，即初始化。3.2.1 LPC2400的bootloader软件设计人们在使用PC机时，开机后的一系列画面比方处理器、各种外围硬件设备的初始化操作由BIOSBasic Input/Output System来完成，同样的对于嵌入式系统，需要相似的软件驱动来在开始任务前对所配备的硬件设施进行准备，但考虑本钱、MCU性能等方面因素不能直接用像BIOS那种固件程序，而是用一种简化的代码来实现相似功能操作，成为Bootloader，即系统的引导加载程序。Bootloader的作用主要包括以下7条：l 分配中断向量表l 初始化存储器系统l 初始化堆栈l 初始化有特殊要求的硬件模块l 初始化用

55、户程序执行环境l 切换处理器工作模式l 调用主应用程序整个ARM核在上电后首先执行的引导加载程序就按照上述过程进行，由于整个Bootloader代码较长，下面以第一条分配中断向量表的代码段设计为例，说明ARM的Bootloader的过程：AREA vectors,CODE,READONLY /分配只读代码段 ENTRYReset /建立异常中断向量表LDR PC,ResetAddr LDR PC,UndefinedAddrLDR PC,SWI_AddrLDR PC,PrefetchAddrLDR PC,DataAbortAddrDCD 0xb69205f80LDR PC,PC,#-0xff0L

56、DR PC,FIQ_Addr当执行第一条“LDR PC,ResetAddr时程序随着PC跳转到以下局部代码ResetAddr DCD ResetInit /中断处理程序入口UndefinedAddr DCD UndefinedSWI_Addr DCD SoftwareInterruptPrefetchAddr DCD PrefetchAbortDataAbortAddr DCD DataAbortNouse DCD 0IRQ_Addr DCD 0FIQ_Addr DCD FIQ_HandlerUndefined B UndefinedSoftwareInterrupt B SoftwareIn

57、terruptPrefetchAbort B PrefetchAbortDataAbort B DataAbort第二段代码如此设计而不把它们放在一起的原因是ARM指令集的LDR指令只能跳到当前PC的4KB范围，而B指令可以跳转到32MB的范围，因此二者结合使用可以寻址到整个LPC2400的4GB全部地址空间。第一段指令建立了中断向量表，第二段指令为中断处理程序的入口地址，这样便为LPC2478完成了整个异常中断的初始化。以后的存储器、堆栈的初始化也是类似的设计从而完成LPC2478硬件的初始化。3.2.2 CMOS驱动程序设计考虑到图像采集现场光线明暗变化、后续处理平台的可移植性等现实因素，

58、需要对OV7620的内部存放器参数进行修改，因此必须通过SCCB总线对其进行存放器初始化。1 SCCB总线的数据传输SCCB总线上传输一个数据位需要遵循以下标准：l 数据的有效性：SIO_D线上的数据必须在SIO_C高电平器件保持稳定l 起始和停止信号：在SCCB协议中，唯一违反上述数据有效标准的是起始、停止信号 起始：SIO_C高电平时，SIO_D从高电平变为低电平 停止：SIO_C高电平时，SIO_D从低电平变为高电平应答：发送到SIO_D线上的每个字节必须是八位，每个字节后必须跟一个应答位。应答的时间脉冲器件，发送器释放SIO_D高，之后接收器必须将SIO_D拉低。SCCB总线上每传输一

59、个位数据必须产生一个时钟脉冲。主机产生起始信号后，发送的第一个字节为寻址字节，从最高位MSB到最低位开始传输，且寻址字节的最低位LSB为报文方向位，“0”表示主机写从机，“1”表示读，如图X：从地址LSBMSBR/W图3- 2 首字节的位数据格式SCCB总线中一个根本的数据传输单元称为“相phaes。下面列出数据读写时的三种根本单元：l 三相写周期l 两相写周期l 两相读周期这三种根本读写单元其实很相像，两相写为三相写周期的子集，两相读那么一般跟在写周期后紧接着进行，图3-3给出三相写周期的示意图。图3- 3 三相写周期数位图不难看出，首字节的17位为从机ID号，具体不同器件可在OV公司官网上

60、查看得知OV7620的ID号“写为0x42，“读为0x43，0位为读写控制位，此时为0(写)；第二字节是子地址，即目标存放器地址；第三字节为修改目标的8位存放器的值。如此便可以对的在SCCB总线上找到目标从机中目标存放器的值进行配置。值得注意的是：l 两相读之前一定要进行一次三相或两相写的操作，否那么读操作找寻不到目标存放器l 每位字节后都有一个数据应答位NA，NA是此次传输数据的接收机给予发送机的应答，一般为发送机将SIO_D线闲置拉高，在应答的时间脉冲里，总线会判断接收机是否拉低SIO_D线，是那么为应答成功继续传输，否那么总线停止。l SCCB没有重复起始概念，一次操作写或读后一定要加总线停止指令。图3-4、3-5分别是对从机ID号为X、目标存放器号为Y分别进行读写操作的软件流程图。发送起始信号对从机寻址，R/W=0SIO_D是否拉低对从存放器寻址SIO_D是否拉低NN发送1字节数SIO_D是否拉低N发送停止信号发送起始信号对从机寻址，R/W=1SIO_D是否拉低发送1字节数据SIO_D是否拉低NN发送非应答信号发送停止信号YYYYY主机操作从机操作写操作读操作图3- 4 SCCB读写数据软件流程图2