实验三-数据选择器译码器全加器

《实验三-数据选择器译码器全加器》由会员分享，可在线阅读，更多相关《实验三-数据选择器译码器全加器（10页珍藏版）》请在装配图网上搜索。

1、实验三：数据选择器和译码器应用1. 能力培养目标l 理解数据选择器和译码器的逻辑功能l 运用数据选择器和译码器的逻辑关系设计实际应用2. 项目任务要求（1）测试4选1数据选择器的逻辑功能，通过示波器观测每种组合下数据选择器的输出波形（2）测试2-4线译码器的逻辑功能（3）将2-4线译码器扩展组成3-8线译码器，利用两个2-4线译码器扩展组成3-8线译码器（4）利用2-4线译码器设计并实现组合逻辑电路【选做】3. 项目分析（1） 数据选择器及主流芯片数据选择器是一种多输入、单输出的组合逻辑电路，其应用主要包括通过级联进行通道扩展数据输入端的个数；或者配合门电路实现逻辑函数，组成函数发生器。数据选

2、择器中常见的芯片有双4选1数据选择器74LS153芯片。74LS153中的引脚G用于控制输出。当G为高电平时，禁止输出，引脚Y输出为低电平；当G为低电平时，允许输出，由数据选择端B、A决定C0、C1、C2、C3中的哪个数据送往数据输出端Y。图2-3-1 74LS153引脚结构图表2-3-1 4选1数据选择器真值表选择输入数据输入选通输出B AC0 C1 C2 C3GYX XX X X XHLL LL X X XLLL LH X X XLHL HX L X XLLL HX H X XLHH LX X L XLLH LX X H XLHH HX X X LLLH HX X X HLH（2） 译码器

3、及主流芯片译码器中常见的芯片有双2-4线译码器74LS139，其引脚结构图和真值表分别如下：图2-3-2 74LS139引脚结构图表2-3-2 2-4线译码器真值表输入端输出端允许G选择B AY0（） Y1（） Y2（） Y3（）HX X H H H HLL LL H H HLL HH L H HLH LH H L HLH HH H H L在74LS139中，引脚G用于控制输出。当G为高电平时，禁止输出，所有输出Y0、Y1、Y2、Y3为高电平；当G为低电平时，允许输出，由数据选择端B、A决定输出Y0、Y1、Y2、Y3中的哪路数据为低电平。（3） 实验设备及材料l 数电实验箱（含连接线）1台l

4、面包板（含连接线）1块l 双4选1数据选择器74LS153 1片l 双2-4线译码器74LS1391片l 二输入四与非门74LS001片l 示波器1台4. 项目设计（1）测试4选1数据选择器的逻辑功能将4选1数据选择器74LS153的4个数据输入引脚C0、C1、C2、C3分别接到4个不同的固定脉冲信号源（40kHz、20kHz、10kHz、1kHz），然后改变数据选择器引脚A、B和使能引脚G的电平，引脚Y会输出相应的脉冲信号，这个脉冲信号将是4个输入脉冲信号之一。电路接线图如下：图2-3-3 4选1数据选择器逻辑电路接线图（2）测试2-4线译码器的逻辑功能将双2-4线译码器74LS139芯片的

5、4个译码输出引脚Y0Y3接逻辑电平指示灯。通过改变输入引脚G、B、A的电平，产生4种输出组合。电路接线图如下：图2-3-4 2-4线译码器逻辑电路接线图（3）将2-4线译码器扩展组成3-8线译码器74LS139芯片包含了2组2-4线译码器，若想扩展到3-8线译码器，通过观察2-4线、3-8线译码器的真值表，我们发现，第二组的引脚A、B、Y0Y3和第一组的A、B、Y0Y3基本相同，只有引脚G的值是相反的。因此建议将第一组的引脚G经非门接到第二组的引脚G上，第一组的引脚A、B则直接连接到第二组的引脚A、B上。这样输入引脚G、A、B和输出引脚1Y01Y3、2Y02Y3构成了3-8线译码器。电路接线图

6、自行设计。（4）利用2-4线译码器实现组合逻辑电路通过观察译码器的真值表、异或逻辑的真值表，找到异或逻辑的输出和译码器的输出之间的关系，通过什么逻辑门可以建立联系。电路接线图自行设计。【提示】将Y1、Y2分别接入与非门的两个输入端，与非门的输出端与译码器的输入端A、B即构成了异或关系。5. 项目实施（1）测试4选1数据选择器的逻辑功能按电路接线图连接线路。用实验箱的逻辑电平输出开关作为被测芯片74LS153的输入A、B、G，按下或弹出逻辑电平输出开关，则会改变74LS153的输入电平。将4个数据输入引脚C0、C1、C2、C3分别接数字电路实验箱上的4个固定脉冲信号源（40kHz、20kHz、1

7、0kHz、1kHz）。将被测芯片的输出引脚Y接到示波器上，观察其波形，并判断出显示的频率值。【注】74LS153芯片包含2组数据选择器，任选一组逻辑门即可。记录不同输入状态所得到的不同输出波形，然后填写下表。表2-3-3 4选1数据选择器逻辑关系表选择输入B选择输入A选通G输出Y（波形频率值）XX1000010100110（2）测试2-4线译码器的逻辑功能按电路接线图连接线路。用实验箱的逻辑电平输出开关作为被测芯片74LS139的输入A、B、G，按下或弹出逻辑电平输出开关，则会改变74LS139的输入电平。将4个输出引脚Y0、Y1、Y2、Y3分别接数字电路实验箱上的逻辑电平指示灯，观察输出状态

8、，并填写下表。表2-3-3 2-4线译码器逻辑关系表输入端输出端允许G选择A BY0 Y1 Y2 Y3 1 XX000001010011（3）将2-4线译码器扩展组成3-8线译码器画出自行设计的电路接线图，并连接电路，测试结果是否实现3-8线译码器功能。表2-3-4 3-8线译码器逻辑关系表输入端输出端三线K3 K2 K1选通1G选通2G1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 0 0 0001010011 1 0 0101110111（4）利用2-4线译码器实现组合逻辑电路画出自行设计的电路接线图，并连接电路，测试结果是否实现了异或逻辑电路功能。电路接线图画在下面:将测

9、试结果填写在下表中: 选择输入选通输出B AGYX XHL LLL HLH LLH HL6. 项目运行对实验任务1、任务2，在电路连接好后，按各种输入组合测得实验输出结果应与各芯片的真值表数据保持一致，则证明实验正确。对实验任务3、任务4，根据连接后的电路测试结果，判断输入输出的关系，是否分别满足3-8线译码器、异或逻辑的功能，若符合，则证明实验正确。7. 能力拓展及思考（1）设计一个三人表决电路，若四个人中有多数同意，表示该决议获得通过。【提示】利用4选1数据选择器。实验三：全加器搭建1. 能力培养目标l 理解全加器的实现原理和逻辑功能l 运用常见集成电路芯片搭建一个全加器2. 项目任务要求

10、采用常见的市场主流芯片搭建全加器逻辑电路，输入端包括两个一位二进制数A、B和输入进位CI，输出端为和S、输出进位CO。3. 项目分析（1）全加器原理全加器就是用门电路实现两个二进制数相加并求出和的组合逻辑电路，其输入不仅包含两个一位二进制数，还有低位送来的进位。全加器输入端口：A、B是两个一位二进制数，CI是输入进位；输出端口：S为和，CO为输出进位。全加器的逻辑表达式：表2-4-1 全加器真值表输 入输 出CIABSCOLLLLLLLHHLLHLHLLHHLHHLLHLHLHLHHHLLHHHHHH（2）2-3-3-2与或非门74LS542-3-3-2与或非门74LS54逻辑表达式为：引脚结

11、构图如下：图2-4-1 74LS54引脚结构图与或非门的特点：若某一组为1，则输出Y为0；若各组均为0时，输出为1。对与或非门而言，如果一个与门中的一条或几条输入引脚不被使用，则需将它们接高电平；如果一个与门不被使用，则需将此与门的至少一条输入引脚接低电平。（3）实验设备及材料l 数字电路实验箱1台l 面包板1块l 2-3-3-2与或非门74LS54 2片l 六反相器74LS04 1片4. 项目设计本次实验采用了2片74LS54芯片和1片74LS04芯片。下面是设计后的全加器逻辑电路接线图。图2-4-1 全加器逻辑电路接线图5. 项目实施（1）根据电路接线图，利用设备和材料进行连线，组成全加器逻辑电路。将输入端A、B、CI接逻辑电平输出开关，输出端S、CO接逻辑电平指示灯。（2）按下或弹出逻辑电平输出开关，产生A、B、CI的8种组合，观测并记录S和CO的值，根据实验现象填写下表。表2-4-2 全加器逻辑关系表输 入输 出ABCISCO0000101001100010111011116. 项目运行把电路图连接好后，找准输入引脚和输出引脚，按各种输入组合测得实验输出结果应与全加器的真值表保持一致，则证明实验正确。7. 能力拓展及思考（1）本实验中采用了多个芯片实现了全加器的功能，请查资料找出集成全加器芯片，了解其使用方法。10