计算机组成原理期末复习题

《计算机组成原理期末复习题》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习题（11页珍藏版）》请在装配图网上搜索。

1、选择题1计算机的外围设备是指 。A除主机以外的其他设备 B外存储器 C远程通信设备 D输入/输出设备2完整的计算机系统应包括 。 A运算器、存储器、控制器 B外部设备和主机 C主机和实用程序 D配套的硬件设备和软件系统3计算机硬件能直接执行的语言是_。A符号语言 B高级语言 C机器语言 D汇编语言4通常计算机的更新换代以_为依据。 A电子器件 B. 电子管 C. 半导体 D. 晶体管5一个RAM芯片，其容量为128K 16位，除了电源和接地端外，该芯片引出线的最少数目是_。A33 B35 C25 D22 6下列各种数制的数中最小的数是_。A(111001)2 B(00111001)BCD C(

2、52)8 D(43)H7在堆栈数据及堆栈层次结构的计算机中，所需的操作数默认在堆栈内，因此，入栈和出栈操作常用_指令格式。A零地址 B一地址 C二地址 D三地址8设机器字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位得_，算术右移一位得_。AB4H EDH BF4H 6DH CB5H EDH DB4H 6DH9一位奇偶校验法，能检测出一位存储器错的百分比是_。A0% B. 25% C. 50% D. 100%10下列设备中 不属于输出设备。A键盘 B显示器 C磁盘驱动器 D打印机11微型计算机的发展通常是以 为技术指标。A微处理器 B磁盘 C软件 D操作系统12地址是内存储器各存

3、储单元的编号，现有一个16KB的存储器，用十六进制表示编它的地址码，则地址码应从0000H到 H。A16383 B. 4000 C3FFF D3EEE13寄存器间接寻址方式中，操作数处在_。A通用寄存器 B. 主存单元 C程序计数器 D堆栈14下列_属于应用软件。A. 操作系统 B. 编译原理 C. 连接程序 D.文本处理15设寄存器内容为10000000，若它等于-0，则为是_。A. 原码 B. 补码 C. 反码 D. 移码16下述说法中_是正确的。A. EPROM是可改写的，但它不能用作为随机存储器用 B. EPROM是可改写的，因而也是随机存储器的一种 C. EPROM只能改写一次，故不

4、能作为随机存储器用 D. EPROM是可改写的，但它能用作为随机存储器用17采用8K16位的存储芯片构成16K32位的存储器，采用的是_。A字扩展 B位扩展 C字位扩展 D无法构成18 _寻址便于处理数组问题。A间接寻址 B变址寻址 C相对寻址 D立即寻址19一条间接寻址的加法指令（R1）+（mem） R1在指令周期中会访存_。A一次 B两次 C三次 D四次20总线复用方式可以_。 A. 提高总线的传输带宽 B. 增加总线的功能 C. 减少总线中信号线的数量 D. 提高CUP利用率21 _存储芯片是易失性的。ASRAM BUV-EPROM CNV-RAM DEEPROM22变址寻址和基址寻址的

5、有效地址形成方式类似，但是_。A变址寄存器的内容在程序执行过程中是不可变的B在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变C在程序执行过程中，变址寄存器和基址寄存器和内容都可变的D变址寄存器的内容在程序执行过程中是可变的23就微命令的编码方式而言，若微操作命令的个数已确定，则 _ 。A. 编码表示法比直接表示法的微指令字长短B. 直接表示法比编码表示法的微指令字长短C. 编码表示法与直接表示法的微指令字长是相等的D. 编码表示法与直接表示法的微指令字长大小关系不确定24DMA方式的接口电路中有程序中断部件，其作用是_。A实现数据传送 B向CPU提出总线使用权C向CPU提出传输

6、结束 D发中断请求。25在磁盘的各磁道中_。 A. 最外圈磁道的位密度最大 B. 所有磁道的位密度一样大C. 中间磁道的位密度最大 D. 最内圈磁道的位密度最大26在计数器定时查询方式下，若计数从0开始，则_。 A设备号大的优先级高 B每个设备使用总线的机会相等C设备号小的优先级高 D. 优先级一样27在下列四句话中，最能准确反映计算机主要功能的是_。A计算机可以存储大量信息B计算机能代替人的脑力劳动C计算机是一种信息处理机D计算机可实现高速运算28采用规格化浮点数是为了_。A. 增加数据的表示范围 B. 方便浮点运算C. 防止运算时数据溢出 D增加数据的表示精度29如果X为补码，由X补求-X

7、补是将_。A. X补连同符号位一起各位变反，末位加1B. X补符号位变反，其他位不变C. X补除符号位外，各位变反，末位加1D. X补各值不变30某计算机字长64位，其存储容量为128MB，若按字编址，它的寻址范围是_。A. 8M B.16M C. 32M D. 64M31计算机的存储器系统采用分级体系结构的主要目的是 。A便于读写数据 C减少芯片设计的复杂度 B便于系统的升级 D解决存储容量、价格和存取速度间的矛盾32CRT的分辨率为1024768像素，像素的颜色数为256，则VRAM的容量约为_。A1MB B768KB C256KB D32MB33在微机中，CPU访问个类存储器的频率由高到

8、低的次序为_。ACache，内存，磁盘，磁带 B内存，磁盘，磁带，Cache C磁盘，内存，磁带，Cache D磁盘，Cache，内存，磁带34Cache的替换策略常包括：RAND、FIFO、近期最少使用LRU，其中与局部性原理有关的策略是 。ARAND BLRU CFIFO D以上均不对 35. 假设寄存器R中的数值为200，主存地址为200和300的地址单元中存放的内容分别是300和400，则_方式下访问到的操作数为200。A直接寻址200 B寄存器间接寻址R C存储器间接寻址(200) D寄存器寻址R36微地址是指微指令 。A在主存中存放的位置 B在堆栈的存储位子 C在磁盘的存储位置 D

9、在控制存储器的存储位置37假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是 。A95% B9.5% C50 D5%38电子计算机问世至今，新型及其不断推陈出新，不管怎么更新，依然具有“存储程序”的特点，最早提出这种概念的是 。A巴贝奇 B冯诺伊曼 C帕斯卡 D贝尔39下列设备中_不属于输出设备。A打印机 B磁带机 C光笔 D绘图仪40通常计算机的更新换代以_为依据。 A电子器件 B. 电子管 C. 半导体 D. 晶体管41一个RAM芯片，其容量为128K 16位，除了电源和接地端外，该芯片引出线的最少数

10、目是_。A33 B35 C25 D22 42如果浮点数用补码表示，则判断下列_的运算结果是规格化数。A1.1100 B0.01110 C1.00010 D0.0101043在堆栈数据及堆栈层次结构的计算机中，所需的操作数默认在堆栈内，因此，入栈和出栈操作常用_指令格式。A零地址 B一地址 C二地址 D三地址44设机器字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位得_，算术右移一位得_。AB4H EDH BF4H 6DH CB5H EDH DB4H 6DH45设机器字长为16位，存储器按字编址，对于单字长指令而言，读取该指令后，PC值自动加_。A1 B. 2 C. 3 D. 44

11、6下列对于RISC的特征描述错误的是_。A. 丰富的寻址方式 B. 指令执行采用流水方式 C. 指令长度固定 D. 只有LOAD/STORE指令访问存储器47系统总线的数据线上，不可能传输的是_。A. 指令 B. 操作数 C. 握手应答信号 D. 中断类型号48计算机的外部设备是指 。A输入输出设备 B输入输出设备和外部存储器 C外存储器 D电源49某计算机字长32位，其存储容量为16MB，若按双字编址，它的寻址范围是_。A2M B4M C8M D16M50设机器字长为32位，存储器按字编址，对于单字长指令而言，读取该指令后，PC值自动加_。A1 B. 2 C. 3 D. 451某存储器芯片的

12、存储容量为8K12位，则它的地址线为_。A. 11 B. 12 C. 13 D. 1452在Cache 存储器系统中，当程序正在执行时，由_完成地址交换。A. 程序员 B. 硬件 C. 软件和硬件 D. 操作系统53为实现程序浮动提供了较好支持的寻址方式_。A变址寻址 B相对寻址 C间接寻址 D堆栈寻址54某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成。第1个字节为操作码，第2个字节为相对转移字段。假定取指令时，每取1个字节PC自动加1.若某相对转移指令所在主存地址为2000H，相对转移地段的内容为06H，则该转移指令成功转移后的地址是_。A1006H B2007H

13、C2008H D2009H55在取指令之后，程序计数器中存放的是 。A当前指令的地址 B不转移时下一条指令的地址C程序中指令的数量 D指令的长度56微地址是指微指令 。A在主存的存储位置 B在堆栈的存储位置 C. 在磁盘的存储位置 D. 在控制存储器的存储位置 57某计算机的指令流水线由四个功能段组成，指令经各个功能段的时间分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是 。A90ns B80ns C70ns D60ns58“总先忙”信号是由 建立的。A获得总线控制权的设备 B发出“总线请求”的设备 C总线控制器 DCPU59. 假设某系统总线在一个总线周期中并行

14、传输4个字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是_。A. 10MB/s B. 20MB/s C. 40MB/s D. 80MB/s60DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_。 A停止CPU访问主存 B周期挪用CDMA与CPU交替访问 DDMA61对于低速输入/输出设备，应当选用的通道是 。A数组多路通道 B字节多路通道 C选择通道 DDMA专用通道62下列选项中，能引起外部中断的事件是_。A浮点运算下溢 B出数为0 C访存缺页 D键盘输入63用户程序所存放的主存空间属于 。A随机存取存储器 B

15、只读存取存储器C顺序存取存储器 D直接存取存储器64微指令执行时的顺序控制问题，实际上是如何确定下一条微指令的地址问题。通常采用的一种方法是断定方式，其基本思想是 。A用程序计数器PC来产生后续微指令的地址B用微程序计数器PC来产生后续微指令的地址 C. 通过微指令顺序控制字段由设计者制定或由判定字段控制后续微指令的地址D. 通过微指令中制定的一个专门字段来控制后续微指令的地址 65水平型微指令和垂直型微指令相比 。A前者一次只能完成一个操作 B后者一次只能完成一个操作 C两者都是一次只能完成一个操作 D两者都能一次完成多个操作66. 下列选项中，描述浮点数操作速度指标的是_。A. MIPS

16、B. CPI C. IPCS D. MFLOPS67假定下列字符编码中含有奇偶校验位，但没有发生数据错误，那么采用奇校验的字符编码是 。A1010011 B01100110 C00110001 D0011010168冯诺伊曼机工作方式的基本特点是 。A多指令流单数据流 B按地址访问并顺序执行指令 C堆栈操作 D存储器按内部选择地址69邮局对信件自动分拣，使用的计算机技术是_。 A 机器翻译 B. 模式识别 C. 机器证明 D. 自然语言理解70两补码数相加，采用1位符号位，当_时，表示结果溢出。A符号位有进位 B符号位进位和最高位进位异或结果为0C符号位为1 D符号位进位和最高位进位异或结果为

17、1 71设X补=1.x1x2x3x4,当满足_时，X -1/2成立。Ax1必须为1，x2x3x4至少有一个为1 Bx1必须为1，x2x3x4任意Cx1必须为0，x2x3x4至少有一个为1 Dx1必须为0，x2x3x4任意72设寄存器位数为8位，机器数采用补码形式（含一位符号位）。对应于十进制数-27，寄存器内为_。A27H B9BH CE5H D5AH填空1存储系统的层次化结构中，其中主存和Cache构成高速缓冲存储系统而主存和辅存构成的_。2某主存系统，Cache分为4组，组内有2块（路）。采用N路组相联映像方式主存块15被映射到Cache的第_组、第_块（分区和分组均从0开始）。3CPU对

18、信息I/O的控制方式主要分为程序查询方式、程序中断方式、_和通道技术等。4CPU中保存当前正在执行命令的寄存器是_。5完整的计算机系统包括软件系统和_。 6基址寻址方式中，操作数的有效地址是_。7描述浮点数操作速度指标的是_。8十六进制数20用BCD码表示为_。9某计算机有五级中断L5-L1，若中断响应优先级从高到低的顺序L1、L2、L3、L4、L5，且要求中断处理优先级从高到低的顺序为L4、L5、L2、L1、L3，则L1的中断处理程序中设置的屏蔽字是 。10一个计算机系统中，主存的容量为12MB，Cache的容量为400KB，则存储系统的总容量为 _。11在直接寻址方式中，操作数存放在 中。

19、12.微指令有操作控制字段和_两部分组成。13.总线的两个显著特点是共享性和_。14.DMA的数据传输过程分为预处理、数据传送和_三个阶段。15采用主存、Cache和辅助存储器组成三级存储系统，其目的是为了解决_两个问题。16采用DMA方式传送数据时，每传送一个数据要占用一个_周期。17寻址方式可以分为_和数据寻址。18设字长8位（含1位符号位），真值X=-1011，则X补=_。19现有4级流水线，假设完成各步操作的时间依次为100ns、100ns、80ns、50ns，则理想情况下每隔_会有一个结果产出。20CPU对Cache和主存同时写操作时，为了保存Cache和主存内容一致，通常采用全写法

20、和_两种不同的策略。21.PCI总线宽度为32位，总线的时钟频率为8MHZ，总线的最大传输速率为_。22.CPU的基本结构包括ALU、寄存器、_和中断系统。23现有4级流水线，假设完成各步操作的时间依次为100ns、100ns、80ns、50ns，则理想情况下每隔_会有一个结果产出。24Cache到主存的地址映射方式有直接映像、 和全相联映像。25.使用74181器件构成一个16位的ALU，需要使用_片。26.若数据在存储器中采用低字节为字地址的方式存放，则十六进制数12345678H的存储字节按地址由小到大依次是_。27.CPU的基本结构包括ALU、寄存器、_和中断系统。28. 若数据在存储

21、器中采用高字节为字地址的方式存放，则十六进制数12345678H的存储字节按地址由小到大依次是_。29. 设机器数字长8位（含2位符号位），若机器数DAH为补码，则算术左移一位为 ，算术右移一位为 。30. 一个完整的指令周期包括 、 、执行周期和中断周期。31设A表示形式地址，则相对寻址方式的有效地址EA= 。32N个设备采用链式查询方式需要_根控制线，计数器定时查询方式需要_根控制线，独立请求需要_根控制线。33. 某计算机有四级中断，优先级从高到低为1,2,3,4.若将1级中断的屏蔽字改为1000,2级中断的屏蔽字改为1111，3级中断的屏蔽字改为1101,4级中断的屏蔽字改为1010，

22、则修改后的优先次序从高到低为_。简答题1冯诺依曼计算机的特点是什么？2存储系统采用Cache层次的原因是什么，Cache的替换算法有哪些？3列举常用的寻址方式及对应的有效地址的计算方法（至少列举5种）。4能不能说机器的主频越快，机器的速度就越快，为什么5简述总线的三种控制方式及各自的特点。6异步通信与同步通信的主要区别是什么，说明通信双方如何联络。7简述中断周期的数据流。8存储器和寄存器是一回事吗？如果不是如何区分？9在中断系统中INTR、INT、EINT三个触发器各有何作用？10段式管理和页式管理是虚拟存储器系统的两个最基本管理方式，从他们各种的优缺点出发，阐述他们两种方式的不同点。11简述

23、中断响应的条件。计算题按机器补码浮点运算步骤，计算xy补. （1）x=2-011 0.101 100，y=2-010（-0.011 100）； （2）x=2-011（-0.100 010），y=2-010（-0.011 111）； （3）x=2101（-0.100 101），y=2100（-0.001 111)。综合题1. 设CPU 共有16 根地址线，8 根数据线，并用作MREQ访存控制信号（低电平有效）， WR用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4 位RAM， 4K8 位RAM，2K8 位ROM，以及74138 译码器。要求： 主存地址空间分配：8000H87

24、FFH 为系统程序区；8800H8BFFH 为用户程序区。（1）写出主存地址空间的地址。（2）合理选用上述存储芯片。（3）详细画出存储芯片的片选逻辑。2. 假设现有16K4(位)存储芯片若干片，在采用全译码方式下通过使用现有芯片，设计一个64K8(位)主存储器的扩展方案。回答以下问题：（1）指出选用的存储芯片类型及其数量；（2）选择适当的译码器并画出扩展连接电路图。（3）写出所选芯片组的地址分布。3. 设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片： 1K4位RAM，4K8位RAM，2K8位ROM。主存地址空间

25、分配为最小2K地址空间为系统程序区；相邻2K地址空间为用户程序区。回答以下问题：（1）指出选用的存储芯片类型及数量；（2）写出所选芯片的地址分布。（3）选择适当的译码器及逻辑门画出片选逻辑图。4.设某主机内存容量为4MB，Cache容量为16KB，每字块有8个字，每字32位，设计一个四路组相联映射的Cache组织。（1）画出主存地址字段中各段的位数。（2）设Cache的初态位空，CPU依次从主存第0,1,2,3，.，89号单元读出90个字（主存一次读出一个字），并重复按次次序读8次，问命中率是多少？（3）若Cache的速度是主存速度的6倍，试问有无Cache，速度提高多少倍？5某机主存容量为4

26、M16位，且存储字长等于指令字长，若该机指令系统可完成108种操作，操作码位数固定，且具有直接、间接、变址、基址、相对、立即等六种寻址方式，试回答：（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；(3）一次间址和多次间址的寻址范围；（4）立即数的范围（十进制表示）；（5）相对寻址的位移量（十进制表示）。6机器字长32位，主存容量为1MB，16个通用寄存器，共32条指令，请设计双地址指令格式，要求有立即数、直接、寄存器、寄存器间接、变址、相对六种寻址方式。（15分）7某16机机器所使用的指令格式和寻址方式如下所示，该机有20位基值寄存器，16个16位通用寄存器。指令汇

27、编格式中的S（源），D（目标）都是通用寄存器，M是主存中的一个单元。三种指令的操作码分别是MOV（OP）=（A）H，STA（OP）=（1B）H，LDA（OP）=（3C）H。MOV是传送指令，STA为写数指令，LDA为读数指令。要求：（1）分析三种指令的指令格式与寻址方式特点。（2）CPU完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？（3）下列情况下每个十六进制指令字分别代表什么操作？（F0F1）H （3CD2）H （2856）H 8设某机为定长指令字结构，指令长度为12位，每个地址码占3位，能否构成如下的指令系统：三地址指令4条，单

28、地址指令255条，零地址指令64条？为什么？ 9已知CPU结构如下图所示，其中包括一个累加器AC，一个状态寄存器和其他几个寄存器。各部分之间的连线表示数据通路，箭头表示信息传递方向。试完成以下工作：（1）写出图中四个寄存器A、B、C、D的名称和作用；（2）简述完成指令ADD Y的数据通路（Y为存储单元地址），本指令完成的功能为（AC）+（Y）-(AC)。10如下图所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图

29、中未标出。 加法指令可写为“ADD X（R1）”。其功能是（AC0）+（Ri）+ X）AC1，其中（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。写明ADD指令从取指令开始到执行结束基本操作步骤和相应的微操作控制信号。11设单总线计算机结构下图所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为锁存器。假设指令地址已存于PC中，画出“LDA *D”和“SUB X,D”指令周期信息流程图，并列出相应的控制信号序列。说明：（1）“LDA *D”指令字中*表示相对寻址，D为相对位移量。（2）“SUB X,D”指令字中X为变址寄存器XR，D为形式地址。（3）寄存器的输入和输出均受控制信号控制，例如，PCi表示PC的输入控制信号，MDRo表示MDR的输出控制信号。（4）凡是需要经过总线实现寄存器之间的传送，需要在流程图中注明，如PCBusMAR，相应控制信号为PCo和MARi。12.（1） 画出主机框图（寄存器级）； （2）若存储器容量为32K16位，指出图中各寄存器的位数； （3）写出ADD M（M为主存地址）的信息流程。