华中科技大学Xilinx-依元素科技FPGA电子设计大赛

《华中科技大学Xilinx-依元素科技FPGA电子设计大赛》由会员分享，可在线阅读，更多相关《华中科技大学Xilinx-依元素科技FPGA电子设计大赛（5页珍藏版）》请在装配图网上搜索。

1、华中科技大学Xilinx- 依元素科技FPGA 电子设计大赛华中科技大学 Xilinx- 依元素科技FPGA 电子设计大赛参赛单位：电子科学与技术专业电子0904 班成员：宋亮刘胤梅清高指导老师：阳 浩完成日期：2011年12月15 日华中科技大学Xilinx- 依元素科技FPGA 电子设计大赛一、赛林思实验板简介Basys2 是围绕着一个Xilinx Spartan-3E FPGA芯片和一个Atmel AT90USB USB控制器搭建的， 它提供了完整、 随时可以使用的硬件平台，并且它适合于从基本逻辑器件到复杂控制器件的各种主机电路。Basys2 板上集成了大量的I/O 设备和 FPGA 所

2、需的支持电路，主要包括以下几个方面：4 个七段数码管（AN3-AN0 ） （不含 8421 译码）8 个 LED 发光管显示（LD7-LD0 ）4 个按键开关（ BTN3-BTN0 ） ，8 个拨码开关（SW7-SW0 ）可配置晶振（25， 50 ，100MHz ）USB2.0 接口二、整体框图Top顶层模块引用计算输入波形的最大值和最小值IP核DDS单元将输入波形转化为脉冲波的形式产生以便计数所需正弦信号对输入波形的频率计数计算，并译码实现三、DDS原理简介将单频连续信号进行一个周期采样，采样频率要满足采样定理（即至少是单频连续信号频率的 2 倍）。假设采样点为 2N 个，这样可以将波形数据

3、存储在地址线位数为 N 的ROM中，如下图所示。华中科技大学Xilinx- 依元素科技FPGA 电子设计大赛换向思考，将采样频率看作波形数据的输出频率，则被恢复波形的频率：f0=M/2N*fc从而改变步进量M可以改变输出信号的频率，改变其始位置可以改变输出波形的初相位。这样 ROM的地址不断累加，便可以输出周期性的波形幅度数据，再经过数模转换器和低通滤波器，从而产生周期性的连续谐波信号。DDS 技术的其实质是以基准频率源（系统时钟）对相位进行等间隔的采样。改变查找表中存放的数据，便可以产生不同的波形。我们利用 Xilinx可以很容易的实现DDS的功能，用以产生所需的波形。四、基础部分实现思路1

4、. 使用 Digilent Basys 开发板可输出 1KHZ 正弦波信号 (仿真 )每来一个外部参考时钟，相位寄存器便以步长M 递加。相位寄存器的输出与相位控制字相加后可以输入到正弦查询表地址上。正弦查询表包含一个正弦波周期的数字复读信息，每一个地址对应正弦波中0360 度范围的一个相位点。查询表把输入地址的相位信息映射成正弦波幅度信号，然后驱动DAC以输出模拟量。 我们利用 Xilinx 可以很容易的实现 DDS的功能，设置好闸门宽度就可以产生 1KHZ 正弦波信号。2. 输出正弦波信号的同时，可输出同频方波信号利用累加器将频率控制字与输出数据相加，并把相加后的结果再送至加法器。加法器将累

5、加器输出的数据用来查表产生正弦波和同频率的方波。3. 可对该信号进行计数， 并在 Digilent Basys 开发板上显示频率计数结果 （精确到 Hz）。本次比赛我们使用的是测频法，其基本过程就是在确定的闸门时间Tw 内，记录被测信号的变化周期数（或脉冲个数）Nx，则被测信号的频率为：f=Nx/Tw 。首先给出闸门开启信号（预置闸门上升沿），此时计数器并不开始计数，而是等到被测信号的上升沿到来时，计数器才真正开始计数。然后预置闸门关闭信号（下降沿）到时，计数器并不立即停止计数，而是等到被测信号的上升沿到来时才结束计数，完成一次测量过程。可以看出， 实际闸门时间与预置闸门时间 并不严格相等，但

6、差值不超过被测信号的一个周期。程序思路：计算输入波形将输入波形转将输入波形转的最大值和最化为脉冲波的化为脉冲波的小值形式以便计数形式以便计数首先我们对输入数据进行比较，寻找到最大值和最小值，取最大值和最小值的平均值average。当输入信号大于average时，令其为 1，当输入信号小于average时，令其为 0。从而将输入波形转化为脉冲（方波）的形式以便进行计数。接着，通过一个扫描信号不断将计数值总值传递给一中间变量以做译码，并显示在4位数码管上。华中科技大学Xilinx- 依元素科技FPGA 电子设计大赛三、扩展部分1. 实现输出信号的 DA 转换我们使用的是 12 路 DA，型号为：D

7、AC7553DAC7553 原理图DAC7553 接线图我们将信号串行输入到SDIN 端，在时钟的控制下，在Vout_A和 Vout_B 端就可以得到模拟的输出信号。2.增加输出波形的种类（如三角波、锯齿波等）。在每一个时钟周期，N 位相位累加器与其反馈值进行累加，其结果的高L 位作为 ROM查询表的地址，然后从ROM查询表中读出相应的幅度值送到DAC 。再由 DAC将其转换成为阶梯模拟波形，最后由具有内插作用的LPF 将其平滑为连续的正弦波形作为输出。改变查找表中存放的数据，便可以产生不同的波形，加上适当的数据选通，就可以使输出频率在正弦波、方波与三角波之间切换。具体实现代码：always

8、(posedge clk or posedge reset)begin华中科技大学Xilinx- 依元素科技FPGA 电子设计大赛if (reset)data_out_temp = 12h0;else case (switch)2 b00：data_out_temp = data_temp14:3;/?开关为 0取三波？2 b01：data_out_temp =fangbo;2 b10：data_out_temp =juchibo;2 b11：data_out_temp = sine_data;/锯齿波/ 开关为 3取 sine？endcaseassign data_out = data_out_temp;/ 数据输出；