单片机原理及接口技术复习资料

《单片机原理及接口技术复习资料》由会员分享，可在线阅读，更多相关《单片机原理及接口技术复习资料（7页珍藏版）》请在装配图网上搜索。

1、单片机原理及接口技术复习资料，基本整理完全，如有错误请指出，改正后发到群共享内 单片机的定义：单片机是指一块集成在一块芯片的完整计算机系统。单片机组成：CPU、内存、内部和外部总线系统，大部分还会具有外存，同时集成诸如通 讯接口，定时器、实时时钟。单片机应用：智能仪器仪表、机电一体化产品、实时工业控制、分布系统的前端模块、家 用电器51 单片机基本结构：串行口输入和输出引脚 RXD 和 TXD ；外部中断输入引脚（！ INT0 ）和（！ INT1 ）；外部技术输入引脚 T0 和 T1 ；外部数据存储写和读控制信号（！ WD ）、（！ RD ）；CPU 系统：（1）8位 CPU ，含布尔处理器；

2、（2）时钟电路；（ 3 ）总线控制。存储器系统：4k 字节的程序存储器（ ROM/EPROM/Flash ，可外扩至 64k ）128 字节的数据存储器（ RAM ，可再外扩至 64k）。特殊功能寄存器 SFR 。I/O 口和其他功能单元4 个并行 I/O 口。2个 16位定时/计数器。1 个全双工异步串行口（ UART ）。中断系统（ 5个中断源、 2 个优先级）。具有总线扩展引脚 DIP40 封装：1、电源及时钟引脚（ 4 个）Vcc：电源及时钟接入引脚Vss：接地引脚XTLA1 ：晶体振荡器接入的一个引脚XTLA2 ：晶体振荡器接入的另一个引脚2、控制引脚（ 4 个）RST/Vpd ：复

3、位信号输入引脚 /备用电源输入引脚ALE/ （！ PROG ）地址锁存允许信号输出引脚 /编程脉冲输入引脚（！ EA ）/Vpp ：内外存储器选择引脚 /片内 EPROM （或 Flash ROM ）编程 电压输入引脚（！PSEN ）：外部程序存储器选通信号输出引脚3、并行 I/O 口引脚（ 32 个分成 4 个 8 位口）P0.0P0.7 ：一般 I/O 口引脚或数据 /低位地址总线复用引脚P1.0P1.7 ：一般 I/O 口引脚P2.0P2.7 ：一般 I/O 口引脚或高位地址总线引脚P3.0P3.7 ：一般 I/O 口引脚或第二功能引脚晶振信号 12 分频后形成机器周期，指令周期为 14

4、 个机器周期； 指令的执行时间称作指令的周期； 80C51 单片机的指令按执行时间可分为三类： 单周期指令、双周期指令、四周期指令（四周期指令只有乘、除两条指令）。单周期指令时序：单字节指令时，在 S1P2 开始吧指令操作码读入指令寄存器，并执行指令， 但在 S4P2 开始读的下一指令的操作码要丢弃，且程序计数器 PC 不加 1。双字节指令时，在 S1P2 开始吧指令操作码读入指令寄存器，并执行指令， 但在 S4P2 开始再读入指令的第二字节。双周期指令对于单字节指令， 在两个机器周期之内要进行 4 次读操作。只是后 3 次读的 操作无效。在 80C51 基本型中设置了与片内 ROM 统一编址

5、的 21 个特殊功能寄存器， 他们 离散地分布在 80HFFH 的地址空间中。 字节地址能被 8 整除的 （及十六进制的 地址码尾数为 0 或 8 的）单元是具有地址的寄存器。在 SPF 地址空间中，有效 地址共有 83 个。P0 口的结构：P0 口由一个输出锁存器、一个转换开关 MUX 、两个三态输入缓冲器、输出 驱动电路和一个与门及一个反向器组成。1、P0 用作通用 I/O 口（ C=0）当系统不进行片外的 ROM 扩展（此时！EA=1 ），不进行片外 ROM 扩展（内 部 RAM 传送“ MOV ”类指令）时， P0 做通用 I/O 口。在这情况下，单片机硬 件自动使 C=0 ，MUX

6、开关接向锁存器的反向输出端。另外，与门输出地“ 0” 使输出驱动器的上拉场效应晶体管 T1 处于截止状态。因此，输出驱动级工作在 需外接上拉电阻的漏极开路方式。（1）、作输出口时， CPU 执行口的输出指令， 内部数据总线上的数据在 “写 锁存器”信号的作用下由 D 段进入锁存器，经锁存器的反相端送至场效应晶体 管 T2 ，再经 T2 反相，在 P0.X 引脚出现的数据正好是内部总线的数据。（2）、做输入口时，数据可以读自口的锁存器，也可以读自口的引脚。这 要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。2、P0 用作地址 /数据总线（ C=1 ）当系统进行片外的 ROM 扩展

7、（西施！ EA=0 ）或进行片外 RAM 扩展（外部 RAM 传送使用 ”MOVX DPTR ”或”MOVX Ri ”类指令）时，P0 用作地址 /数据总线。在这种情况下，单片机内硬件自动使 C=1 ，MUX 开关接向反相 器的输出端，这时与门的输出由地址 /数据总线的状态决定。（1）、执行输出指令时，低 8 位地址信息和数据信息分时出现在地址 /数据 总线上。若地址 /数据总线的状态为“ 1”，则场效应晶体管 T1 导通、T2 截止， 引脚状态为“ 1”；若地址 /数据总线的状态为“ 0”，则场效应晶体管 T1 截止、 T2 导通，引脚状态为“ 0”。可见 P0.X 引脚的状态正好与地址 /

8、数据总线的信息 相同。（2）、执行输入指令时，首先低 8 位地址信息和数据信息分时出现在地址 / 数据总线上， P0.x 引脚的状态与地址 /数据总线的地址信息相同。然后， CPU 自 动的使转换开关 MUX 拨向锁存器，并向 P0 口写入 FFH ，同时“读引脚”信号 有效，数据经缓冲器进入内部数据总线，由此可见， P0 口作为地址 /数据总线时 是一个真正的双向口。P2 口的结构 :P2 口由一个输出锁存器、一个转换开关 MUX 、两个三态缓冲器、输出驱动 电路和一个反向器组成。P1 口是 80C51 的唯一的单功能口，仅能用作通用的数据输入 /输出口； P3 口是双功能口，除具有数据输入

9、 /输出功能外，每一口线还具有特殊的第二功 能。1、 P3 用作第一功能的通用 I/O 口，字节或位寻址时，单片机内部的硬件自动 将第二功能输出线的 W “1”，这是，对应的口线为通用 I/O 口方式。2 、 作为输出时，锁存器的状态（ Q 端）与输出引脚的状态相同；作为输入时， 也要先向口锁存器写入“ 1”，是引脚处于高阻输入状态。输入的数据在 “读引脚”信号的作用下，进入内部数据总线。所以， P3 口在作为通用 I/O 口时，也属于准双向口。P3 用作第二功能使用（不进行字节或位寻址时）P3.0：RXD （串行口输入）P3.1：TXD （串行口输出）P3.2：！ INT0 （外部中断 0

10、输入）P3.3：！ INT1 （外部中断 1 输入）P3.4 ：T0 （定时器 0 的外部输入）P3.5 ：T1 （定时器 1 的外部输入）P3.6 ：！ WD （片外数据存储器“写”选通控制输出）P3.7 ：！ RD （片外数据存储器“读”选通控制输出）P3 口相应的第二功能，应满足的条件是：（1）、串行 I/O 口处于运行状态（ RXD、TXD ） （2）、外部中断已经打开（！ INT0 、！ INT1 ）（3）、定时 /计数器处于外部计数状态（ T0、 T1）（4）、执行读 /写外部 RAM 的指令（！ RD、！ WD ） 作为输出功能的口线（如 TXD ），由于该位的锁存器已自动置“

11、1”，与非 门对第二功能输出是畅通的，即引脚的状态与第二功能输出是相同的。作为输入功能的口线（如 RXD ），由于此时该位的锁存器和第二功能输出 线均为“ 1”，场效应晶体管 T 截止，该口引脚处于高阻输入状态。引脚信号输 入缓冲器（非三态门）进入单片机内部的第二功能输入线。80C51 指令系统的符号指令通常由操作助记符、 目的操作数、 源操作数及指 令的注释及各字段构成。 操作助记符【目的操作数】【，源操作数】【；注释】 操作助记符表示指令的操作功能； 操作数是指令执行某种操作的对象， 它可以使 操作数本身，可以是寄存器，也可以使操作数的地址。 多数指令为两操作数指令； 当指令操作数隐含在操

12、作助记符中时， 在形式上这种 指令无操作数； 另有一些指令为单操作数指令或三操作数指令。 指令的一般格式 中使用了可选择符号“【】”，其包含的内容因指令的不同可以有或无。在两个 操作数的指令中，目的操作数写在左边，源操作数写在右边。例如： ANLA， #40H寻址方式（七种）： 寄存器寻址： 指令中直接给出该寄存器名称的寻址方式， 采用寄存器寻址可以提 高指令执行的速度。例：若（ R0）=30H ，指令“ MOV A,R0 ”执行后（ A）=30H； 直接寻址 :指令操作码之后的字节存放的是操作数的地址，操作数本身存放在该 地址指令的存储单元中。例：若（ 50H）=3AH ，指令“ MOV A

13、,50H ”执行后，（ A）=3AH； 寄存器间接寻址： 从该地址去取操作数的寻址方式，例：若（R0）=30H，（30H）=5AH，指令“MOV A,R0 ”执行后，（A） =5AH； 立即寻址： 编码中直接给出操作数的寻址方式，例：有一指令为： MOV A,#50H ，该指令执行后，（ A） =50H ； 变址寻址： 以一个基地支架上一个偏移量形成操作数地址的寻址方式，例：若（A）=0FH,（DPH）=00H，即（DPTR）=240FH 。执行指令“ MOVC A,A+DPTR ”后，（ A）=88H ； 相对寻址： 用于跳转指令；（课本 P56-57 ） 位寻址： 对地址中的内容进行操作的

14、寻址方式（属于位的直接寻址）。 位寻址所对应的空间为：片内 RAM 的 20H2FH 单元中的 128 可寻址位。SFR 的可寻址， SFR 空间的可寻址位常用符号位地址表示。如 CLR ACC.0 ，该指令的功能时将累加器 ACC 的第0位清 0。中断的概念中断的处理过程可以描述为：（1）CPU在进行某一工作 A时发生了另一件事件 B，请求 CPU 迅速去处理。 （ 2） CPU 可以暂时中断当前的工作，转去处理事件 B。（ 3）待 CPU 将事件 B 处理完毕后，再回到原来事件 A 被中断的方继续处理事 件 A 。引起 CPU 中断的因源，称为 中断源 。中断源向 CPU 提出的处理请求，

15、称为 中 断请求或中断申请 。CPU 暂时中断原来的工作 A ，转去处理事件 B 的过程，称 为 CPU 的中断响应过程 。对事件 B 的整个处理过程，称为 中断服务 。处理完毕 后，再回到原来被中断的地方， 称为中断返回 。实现上述中断功能的部件成为 中 断系统 。采用中断控制惊醒数据传送，具有如下优点： 1、利用率提高。 CPU 可以分时地为多个 I/O 设备服务。 2、实时性增强。 CPU 能及时处理系统的随机事件。3、可靠性提高。 CPU 能处理故障挤掉电等突发性事件。TCON 是定时/计数器控制寄存器，它所存 2 个定时/计数器的溢出中断标志和外 部中断（！ INT0 ）和（！ IN

16、T1 ）的中断标志，与中断有关的各位定义为：76 5 43 210TCON TF1TR1 TF0 TR0IE1 IT1IE0IT0字节地址： 88HIT0：（！ INT0 ）为电平触发方式设置位当 IT0=0 时，（！ INT0 ）为电平触发方式， CPU 在每个机器的 S5P2 采样（！INT0 ）引脚电平，当采样到低电平时，置 IE0=1 表示 INT0 向 CPU 请求中断； 采样到高电平时，将 IE0 清 0，表示没有（！ INT0 ）请求。当 IT0=1 时，（！INT0 ）为边沿触发方式（下降沿有效）。 CPU 在每个机器的S5P2 采样（！ INT0 ）引脚电平，如果在连续两个机

17、器周期检测到（！ INT0 ）引 脚由高电平变为低电平 ，即第一个周期采样到（！ INT0=1 ），第二个周期采样 到（！ INT0=0 ），则置 IE0=1. ，产生中断请求。IE0 ：（！ INT0 ）中断请求标志位。 IE0=1 时，表示有（！ INT0 ）中断请求。IT1 ：（！ INT1 ）触发方式设置位。其功能与 IT0 类同。IE1 ：（！ INIT1 ）中断请求标志位。 IE1=1 时，表示有（！ INT0 ）中断请求TF0 ： T0 溢出中断请求标志位。 T0 启动后就开始由初值加 1 计数，直至最高 为产生溢出使 TF0 置位向 CPU 请求中断。 CPU 响应中断时， T

18、F0 会自动清 0 TF1 ：T1 溢出中断请求标志位。其作用与 TF0 类同。SCON 的中断标志SCON 是串行口控制寄存器，与中断有关的是其地两位 TI 和 RI ：7 6 5 4 3 2 1SCON TI RI 地址字节： 98HRI：串口接收中断标志位。允许串行口接收数据时，每接收完一帧，由硬件置 位 RI 。TI：串口接收中断标志位。当 CPU 将一个发送数据写入串行口发送缓冲器时， 就启动了发送过程。每接收完一帧，由硬件置位 TI。应注意： CPU 响应中断时，不能自动清除 RI 和 TI，必须有软件清除。中断响应的条件：CPU 响应中断必须同时满足三个条件：（1）有中断请求。（

19、 2）相应的中断允许位为 1。（3）CPU 开中断（即 EA=1 ）。遇到下列任何一个条件中断响应将受阻：（ 1） CPU 正在处理同级或高优先级中断。（2）当前查询周期不是所执行指令的最后一个机器周期。即在完成所执行的指 令前，不会响应中断，从而保证每条指令在执行过程中不被打断；（ 3）正在执行的指令为 RETI 或任何访问 IE 或 IP 寄存器的指令（防治中断处 理机制失控） 。即只有在这些指令后面至少在执行一条其他指令时才能接受中断 请求。中断响应至少要 3 个完整的机器周期。 结论：对于没有潜逃的淡季中断，响应时间为 38 个机器周期。中断返回：中断服务子程序的最后一条指令必须是中断返回指令 RET 。RETI 指令能使 CPU 结束中断服务程序的执行，其具体功能是：（ 1）、将断点地址从堆栈弹出送 PC ，CPU 从原来断电继续执行程序。 （2）、将相应优先级状态触发器清零，恢复原来工作状态。注：（！ EA）为 EA 取反，同理