推荐数电课程设计频率计报告

《推荐数电课程设计频率计报告》由会员分享，可在线阅读，更多相关《推荐数电课程设计频率计报告（19页珍藏版）》请在装配图网上搜索。

1、如果您需要使用本文档，请点击下载按钮下载!目录第一章 设计题目2第二章 设计任务级要求 2第三章 原理电路和程序设计2一、系统概述 21.设计方案的选择 2测频法2测周期法22.整体方框图及原理3二、单元电路设计31.放大整形电路32.时基电路33.闸门及逻辑控制电路44.计数锁存电路（含报警电路）55.译码显示电路65.整体电路图76.整机元件清单7第四章 电路调试过程与结果 8第五章 设计小结 10一、设计任务完成情况 10二、问题及改进 11三、心得体会 11参考文献11附录 12如果您需要使用本文档，请点击下载按钮下载!第一章 设计题目简易数字频率计电路设计数字频率计是用数字显示被测信

2、号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。因此，数字频率计是一种应用很广泛的仪器。第二章 设计任务及要求要求设计一个简易的数字频率计，测量给定信号的频率，并用十进制数字显示，具体指标为：1) 测量范围：1HZ9.999KHZ，闸门时间1s；10 HZ99.99KHZ，闸门时间0.1s；100 HZ999.9KHZ，闸门时间10ms；1 KHZ9999KHZ，闸门时间1ms；2) 显示方式：四位十进制数3) 当被测信号的频率超出测量范围时,报警.第三章 原理电路和程序设计一

3、、系统概述1.设计方案的选择测频法所谓频率，就是周期性信号在单位时间 (1s) 内变化的次数若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 fx=N/T 。因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。测周期法测周期法使用被测信号来控制闸门的开闭，而将标准时基脉冲通过闸门加到计数器，闸门在外信号的一个周期内打开，这样计数器得到的计数值就是标准时基脉冲外信号的周期值，然后求周期值的倒数，就得到所测频率值。由以上两方案的介绍可知，测频法中，当量程大的时候，误差较大，如量程为1 KHZ9999KHZ时，误差为。

4、而测周期法中，最后要用电路对周期值进行求倒数，电路硬件的消耗大。综合，误差范围和电路成本，本设计选择测频法。如果您需要使用本文档，请点击下载按钮下载!2.整体方案及原理框图本设计采用测频法进行原理图的设计。其中，包括以下单元电路：放大整形电路、时基电路、闸门及逻辑控制电路、计数锁存电路、译码显示电路。（如图3.1.2）二、单元电路设计1.放大整形电路原理图如图3.2.1所示。本单元的作用是将待测信号按一定的比例放大，再通过555组成的施密特触发器，进行整形。使幅值较小的多种信号输出端（图3.2.1中的signal worked端）的输出变成只有高电平和低电平的数字信号。如图3.2.1所示，本单

5、元电路包括由LM741组成的正相比例放大电路和由555组成的施密特触发器电路，它们分别承担放大和整形的功能。由于设计要求没有明确指定放大倍数，所以在此电路中，我把放大倍数大约设成100倍。由图3.2.1电阻放置可知放大倍数:故取，。2.时基电路原理图如图3.2.2所示。本单元的作用是为计数器提供1ms、10ms、100ms、1s四种计数的时间，从而可以得到不同范围的频率值。其中，四个信号分别由输出端1kHz signal out, 100Hz signal out, 10Hz signal out, 1Hz signal out输出。如图3.2.2所示，本单元电路包括由555组成的脉冲发生器和

6、由两片CD4518组成的分频电路。由公式，可取图3.2.2中的如果您需要使用本文档，请点击下载按钮下载!,。这样，555的Q端就可以输出一个频率为1kHz的信号，再经过CD4518的三级十分频分别得到100Hz, 10Hz, 1Hz的信号。这些信号的周期分别为1ms、10ms、100ms、1s，这就是闸门及逻辑控制电路中需要控制的计数器的计数时间。在本单元电路中，选择计数器CD4518进行分频是考虑到经济问题，CD4518中集成了两个模块的十进制计数器，且一片只需1.5元。其详细资料请看附录。3.闸门及逻辑控制电路原理图如图3.2.3所示。本单元的作用是提供闸门来控制计数器的计数时间，从而得到

7、不同范围的频率值。为锁存器提供锁存信号，提供计数器的清零信号。如图3.2.3中，count signal是输出计数器的计数脉冲，LDN输出的是锁存信号，CLR输出的是清零信号。如图3.2.3所示，本单元电路包括一个四拨码开关、一个D触发器、一个非门和两个与门。这个单元是系统的最重要的单元。如图3.2.3所示，拨码开关输出与D触发器CLK端口相连，拨码开关输出的信号作为D触发器的时钟信号D触发器的反相输出端接它的输入端D，形成T触发器。则在CLK输入信号的每个周期，输出端的状态翻转一次。再通过与门接D触发器的正相输出端和放大整形后的信号，来控制闸门时间。在一个周期计数的闸门时间结束后，D触发器的

8、正相输出端由高电平变为低电平，而其反相输出端由低电平变为高电平，则此端口在闸门计数时间结束后恰好有一个上升沿，可触发锁存器74LS273锁存输入信号。故D触发器的反相输出端作为锁存信号输出端。在锁存完信号之后，闸门重新打开之前，需对计数器清零，此电路中用了一个非门和一个与门，在闸门关闭时间内时基电路信号的后半周期产生了清零信号。此时，需注意的是：要让锁存其器先锁存信号后才能有清零信号对计数器清零。如果您需要使用本文档，请点击下载按钮下载!4.计数锁存电路原理图如图3.2.4（a）所示。本单元的作用是在闸门时间内对来自闸门及逻辑控制电路中的输出端count signal（如图3.2.3）的信号进

9、行计数，由于计数器是下降沿触发，所以是计算其下降沿的个数。当闸门时间过去，计数停止，且锁存器锁存计数结果。以保证能够在数码管上稳定显示。如图3.2.4（a）所示，本单元电路包括由两片CD4518级联而成的10000进制计数器和两片74LS273上升沿触发锁存器。为了更理解报警电路，我把报警电路放到了计数锁存单元中，原理图如图3.2.4（b）所示。当最高位计数器输出为二进制数1001时，若前三位又有一个进位信号，则蜂鸣器就会响，表示被测信号的频率超出量程。如果您需要使用本文档，请点击下载按钮下载!5.译码显示电路原理图如图3.2.5所示。本单元的作用是对锁存器输出端的Q0Q15进行译码，再由数码

10、管显示出来。如图3.2.5所示，本单元电路包括四片CD4511，7段BCD译码器、16个330的电阻，四个8段共阴数码管和一个四拨码开关。CD4511通过BCD译码后，通过限流电阻与数码管出小数点外的7段引脚相连。使数码管能显示09的数字。而四拨码开关则是控制小数点的显示。它要与闸门及逻辑控制电路中的拨码开关匹配使用，即选择了一确定量程（或者说是闸门开通时间）就能确定应让哪一个小数点控制开关接通，使小数点点亮。如：当选择量程为10 HZ99.99KHZ，则小数点控制开关应该使最低位的数码管的小数点点亮。如果您需要使用本文档，请点击下载按钮下载!6.整机电路图（见附录）7. 整机元件清单其中SM

11、G8（图3.7.1左）和FMQ（图3.7.1右）为自制封装。如果您需要使用本文档，请点击下载按钮下载!第四章 电路调试过程与结果本电路的仿真调试过程所用的软件是Multisim。1.放大整形电路图4.1.1中，正弦波电路的输入信号，放大整形后输出的为图中所示的方波。2.时基电路如果您需要使用本文档，请点击下载按钮下载!图4.2.1中为555产生的脉冲信号A和经过分频的信号B、C、D，信号A周期为1ms，信号B周期为10ms，信号C周期为100ms，信号D周期为1s。3.闸门及逻辑控制电路如图4.3.1中，信号A为闸门信号，当高电平的时候，闸门打开，开始计数。信号B为送到计数器的计数信号。信号C

12、为触发74LS273锁存的信号(上升沿触发锁存)。信号D为计数器的清零信号，当信号为高电平时，计数器清零。4.计数锁存电路图4.4.1和图4.4.2分别为计数器CD4518其中一个十进制模块的测试电路及其波形图。如果您需要使用本文档，请点击下载按钮下载!5.译码显示电路图4.5.1为CD4511的测试电路，可知CD4511为7段BCD译码器，且输出高电平有效。在此单元中用到了DIP封装的排阻，但没能购买到，所以在实物中用的是单个的电阻。第五章 设计小结一、设计任务完成情况基本达到设计任务的要求，但还是存在一定的问题和误差。如果您需要使用本文档，请点击下载按钮下载!二、问题及改进由于之前调试时，

13、发现时基电路单元中由于68K电阻的误差较大，导致频率测试的结果误差较大。68K的电阻在万用表中只读到66.8K，所以根据公式我将电路中的7.5K电阻换成10K（其中7.5K是R1，68K是R2），结果误差方面有所改进，但没时间进行更细致的调试。结果在实物验收时，实物不能显示太大的频率，但本来是可以显示的。所以初步确定是时基电路单元有点问题。由于快考试，更深入的排查，需要推迟。三、心得体会做完这次的课程设计后，感觉收获颇丰。这一次，我完完全全是自己独立完成的，当然，团队也和重要，不过这个课程设计比较简单，而且时间充足，所以我决定单独完成。而在电路设计和仿真过程中，我也遇到了不少问题，尤其是仿真软

14、件的使用和芯片的测试方面。由于没找到和我选同一个题目的同学，这两方面的问题我请教了老师。老师给我了一些提示使我能顺利地解决这些问题。在此，要感谢一下陈元电老师的指导。这次的课程设计实物我是用感光板做的，这样是我第一次做感光板。用Protel 99SE画原理图和PCB图画了挺久，而第一次印板的时候，接着又印了第二次。焊好元件，接好电源，发现不会工作，我用了一个星期的时间才查出错误，有时还真佩服自己的毅力。总之，通过这次课程设计我比较完整地学会了Protel 99SE，学会做感光板。也提升了我做实物的兴趣和能力。期待下一个的课程设计。参考文献：1. 模拟电子技术基础（第四版） 华成英，童诗白主编；

15、高等教育出版社2. 数字电子技术基础 潘明，潘松编著；科学出版社3. 电工电子技术实验 周誉昌，蒋力立主编；高等教育出版社4. 电子测量仪器原理及应用()通用仪器 王松武，蒋志坚编；哈尔滨工程大学出版社如果您需要使用本文档，请点击下载按钮下载!附录：芯片资料CD4518CD4518是一个双BCD同步加计数器，由两个相同的同步4级计数器组成。CD4518引脚功能(如右图F1)如下：1CP、2CP：时钟输入端。1CR、2CR：清除端。1EN、2EN：计数允许控制端。1Q01Q3：计数器输出端。2Q02Q3：计数器输出端。Vdd：正电源。Vss：地。CD4518是一个同步加计数器，在一个封装中含有两

16、个可互换二/十进制计数器，其功能引脚分别为17和915。该CD4518计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚6脚；11脚14脚）。CD4518控制功能：CD4518有两个时钟输入端CP和EN,若用时钟上升沿触发,信号由CP输入，此时EN端为高电平，若用时钟下降沿触发，信号由EN输入，此时CP端为低电平，同时复位端Cr也保持低电平，只有满足了这些条件时，电路才会处于计数状态。否则没办法工作。将数片CD4518串行级联时，尽管每片CD4518属并行计数，但就整体而言已变成串行计数了。需要指出，CD4518未设置进位端，但可利用Q4做输出端。有人误将第一级的

17、Q4端接到第二级的CP端，结果发现计数变成“逢八进一”了。原因在于Q4是在CP8作用下产生正跳变的，其上升沿不能作进位脉冲，只有其下降沿才是“逢十进一”的进位信号。正确接法应是将低位的Q4端接高位的EN端，高位计数器的CP端接USS。CD4511CD4511是一组用来作为BCD对共阴极LED七段显示器译码的包装。其引脚图F2，LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常解码。BI：空白输入控制，当BI=0 (LT 为1 时) 则不论DCBA 之输入为何，其输出abcdef

18、g皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。LE：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当LE=1 时，则IC 中的暂存器会关闭，仅保存原来在LE=0 时的DCBA数据供译码器译码。换句话说当LE=1 时，不论DCBA 的输入数据为何，皆不影响其输出，其输出abcdefg 仍保留原来在LE 由0转为1以前的资料。如果您需要使用本文档，请点击下载按钮下载!)如果您需要使用本文档，请点击下载按钮下载!如果您需要使用本文档，请点击下载按钮下载!如果您需要使用本文档，请点击下载按钮下载!如果您需要使用本文档，请点击下载按钮下载! （注：可编辑下载，若有不当之处，请指正，谢谢!）