第1章+集成电路制造工艺

《第1章+集成电路制造工艺》由会员分享，可在线阅读，更多相关《第1章+集成电路制造工艺（56页珍藏版）》请在装配图网上搜索。

1、第一章第一章 集成电路制造工艺集成电路制造工艺 集成电路（集成电路（Integrated Circuit）制造工艺是集成电路实现的手段，制造工艺是集成电路实现的手段，也是集成电路设计的基础。也是集成电路设计的基础。8/6/2022 韩韩 良良11.无生产线集成电路设计技术n随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度革新工艺、提高集成度和速度。n设计工作由有生产线集成电路设计有生产线集成电路设计到无生无生产线集成电路设计产线集成电路设计的发展过程。n无生产线无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。引言引言8/6/20

2、22 韩韩 良良22.代客户加工（代工）方式n芯片设计单位和工艺制造单位的分离芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式代客户加工（简称代工）方式。n代工方式已成为集成电路技术发展的一个重要特征重要特征。引言引言8/6/2022 韩韩 良良33.PDK文件n首先，代工单位代工单位将经过前期开发确定的一套工艺工艺设计文件设计文件PDKPDK（Pocess Design Kits)通过因特网传送给设计单位。nPDK文件包括：工艺电路模拟用的器件的器件的SPICESPICE参参数数，版图设计用的层次定义层次

3、定义，设计规则设计规则，晶体管、晶体管、电阻、电容等元件和通孔（电阻、电容等元件和通孔（VIAVIA）、焊盘等基本）、焊盘等基本结构的版图结构的版图，与设计工具关联的设计规则检查设计规则检查（DRCDRC）、参数提取（）、参数提取（EXTEXT）和版图电路对照）和版图电路对照（LVSLVS）用的文件。）用的文件。引言引言8/6/2022 韩韩 良良44.电路设计和电路仿真n设计单位设计单位根据研究项目研究项目提出的技术指标技术指标，在自己掌握的电路与系统知识电路与系统知识的基础上，利用PDK提供的工艺数据工艺数据和CAD/EDACAD/EDA工具工具，进行电路设计、电电路设计、电路仿真（或称模

4、拟）和优化、版图设计、设计规路仿真（或称模拟）和优化、版图设计、设计规则检查则检查DRCDRC、参数提取和版图电路图对照、参数提取和版图电路图对照LVSLVS，最终生成通常称之为GDS-GDS-格式的版图文件格式的版图文件。再通过因特网传送到代工单位。引言引言8/6/2022 韩韩 良良55.掩模与流片n代工单位代工单位根据设计单位提供的GDS-GDS-格式格式的版图版图数据数据，首先制作掩模（制作掩模（MaskMask），将版图数据定义的图形固化到铬板等材料的一套掩模上。n一张掩模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。n在一张张掩模的参与下，工艺工程师

5、完成芯片的芯片的流水式加工流水式加工，将版图数据定义的图形最终有序的将版图数据定义的图形最终有序的固化到芯片上固化到芯片上。这一过程通常简称为“流片流片”。引言引言8/6/2022 韩韩 良良6n代工（代工（FoundryFoundry）厂家）厂家很多，如：n无锡上华（0.6/0.5 mCOS和4 mBiCMOS工艺)n上海先进半导体公司(1 mCOS工艺)n首钢NEC(1.2/0.18 mCOS工艺)n上海华虹NEC(0.35 mCOS工艺)n上海中芯国际(8英寸晶圆0.25/0.18 mCOS工艺)引言引言6.代工工艺8/6/2022 韩韩 良良7n宏力 8英寸晶圆0.25/0.18 mC

6、MOS工艺n华虹 NEC 8英寸晶圆0.25mCMOS工艺n台积电(TSMC)在松江筹建 8英寸晶圆0.18 mCMOS工艺n联华(UMC)在苏州筹建 8英寸晶圆0.18 mCMOS工艺等等。引言引言7.在建、筹建半导体厂家8/6/2022 韩韩 良良88.境外代工厂家一览表8/6/2022 韩韩 良良9nF&F(Fabless and Foundry)模式n工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。n这种芯片工程芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测

7、试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。引言引言9.芯片工程与多项目晶圆计划8/6/2022 韩韩 良良10nF&F(Fabless and Foundry)模式n工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。n这种芯片工程芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。引言引言9.芯片工程与多项目晶圆计划8/6/2022 韩韩 良

8、良11n多项目晶圆多项目晶圆MPWMPW（multi-project wafer)技术服务是一种国际科研和大学计划的流行方式。nMPW技术把几到几十种工艺上兼容的芯片拼装到一个宏芯片（宏芯片（Macro-ChipMacro-Chip）上然后以步进的方式排列到一到多个晶圆上，制版和硅片加工费用由几十种芯片分担，极大地降低芯片研制成本，在一个晶圆上可以通过变换版图数据交替布置多种宏芯片。引言引言9.芯片工程与多项目晶圆计划8/6/2022 韩韩 良良12代工单位与其他单位关系图代工单位与其他单位关系图8/6/2022 韩韩 良良13集成电路制造工艺分类集成电路制造工艺分类1.双极型工艺（双极型工艺

9、（bipolar）2.MOS工艺工艺3.BiMOS工艺工艺8/6/2022 韩韩 良良141-1 双极集成电路典型的双极集成电路典型的PN结隔离工艺结隔离工艺8/6/2022 韩韩 良良15 思考题思考题1.需要几块光刻掩膜版需要几块光刻掩膜版(mask)?2.每块掩膜版的作用是什么？每块掩膜版的作用是什么？3.器件之间是如何隔离的？器件之间是如何隔离的？4.器件的电极是如何引出的？器件的电极是如何引出的？5.埋层的作用？埋层的作用？8/6/2022 韩韩 良良16 双极集成电路的基本制造工艺，可双极集成电路的基本制造工艺，可以粗略的分为两类：一类为在元器件间以粗略的分为两类：一类为在元器件间

10、要做隔离区。隔离的方法有多种，如要做隔离区。隔离的方法有多种，如PN结隔离，全介质隔离及结隔离，全介质隔离及PN结结-介质混合隔介质混合隔离等。另一类为器件间的自然隔离。离等。另一类为器件间的自然隔离。本节介绍本节介绍PN结隔离工艺。结隔离工艺。8/6/2022 韩韩 良良171.1.1 工艺流程工艺流程P-Sub衬底准备（衬底准备（P型）型）光刻光刻n+埋层区埋层区氧化氧化n+埋层区注入埋层区注入 清洁表面清洁表面8/6/2022 韩韩 良良18P-Sub1.1.1 工艺流程工艺流程（续（续1）生长生长n-外延外延 隔离氧化隔离氧化 光刻光刻p+隔离区隔离区p+隔离注入隔离注入 p+隔离推进

11、隔离推进N+N+N-N-8/6/2022 韩韩 良良191.1.1 工艺流程工艺流程（续（续2）光刻硼扩散区光刻硼扩散区P-SubN+N+N-N-P+P+P+硼扩散硼扩散 氧化氧化8/6/2022 韩韩 良良201.1.1 工艺流程工艺流程（续（续3）光刻磷扩散区光刻磷扩散区磷扩散磷扩散氧化氧化P-SubN+N+N-N-P+P+P+PP8/6/2022 韩韩 良良211.1.1 工艺流程工艺流程（续（续4）光刻引线孔光刻引线孔清洁表面清洁表面P-SubN+N+N-N-P+P+P+PP8/6/2022 韩韩 良良221.1.1 工艺流程工艺流程（续（续5）蒸镀金属蒸镀金属反刻金属反刻金属P-Su

12、bN+N+N-N-P+P+P+PP8/6/2022 韩韩 良良231.1.1 工艺流程工艺流程（续（续6）钝化钝化P-SubN+N+N-N-P+P+P+PP光刻钝化窗口光刻钝化窗口后工序后工序8/6/2022 韩韩 良良241.1.2 光刻掩膜版汇总光刻掩膜版汇总埋层区埋层区隔离墙隔离墙硼扩区硼扩区磷扩区磷扩区 引线孔引线孔金属连线金属连线钝化窗口钝化窗口GND Vi Vo VDDTR8/6/2022 韩韩 良良251.1.3 外延层电极的引出外延层电极的引出欧姆接触电极：欧姆接触电极：金属与参杂浓度较低的外延金属与参杂浓度较低的外延层相接触易形成整流接触层相接触易形成整流接触（金半接触势垒二

13、极（金半接触势垒二极管）管）。因此，。因此，外延层电极引出处应增加浓扩散。外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB8/6/2022 韩韩 良良261.1.4 埋层的作用埋层的作用1.减小串联电阻减小串联电阻（集成电路中的各个电极均从（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。上表面引出，外延层电阻率较大且路径较长。BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiP+P+P+SiO2N-epiPPN+N+N+钝化层钝化层N+CECEBB2.减小寄生减小

14、寄生pnp晶体管的影响晶体管的影响（第二章介绍）（第二章介绍）8/6/2022 韩韩 良良271.1.5 隔离的实现隔离的实现1.P+隔离扩散要扩穿外延层，与隔离扩散要扩穿外延层，与p型衬底连型衬底连通。通。因此，将因此，将n型外延层分割成若干个型外延层分割成若干个“岛岛”。2.P+隔离接电路最低电位，隔离接电路最低电位，使使“岛岛”与与“岛岛”之间形成两个背靠背的反偏二极管。之间形成两个背靠背的反偏二极管。N+N+N-epiPN-epiPP-Sub(GND)P-Sub(GND)P-Sub(GND)BP-SubSiO2光刻胶光刻胶N+埋层埋层N-epiSiO2P+P+P+SiO2N-epiPP

15、N+N+N+N+CECEBB钝化层钝化层8/6/2022 韩韩 良良281.1.6 作业作业 1 描述描述PN结隔离双极工艺的流程及光结隔离双极工艺的流程及光刻掩膜版的作用；刻掩膜版的作用；2 说明埋层的作用。说明埋层的作用。注：下次上课时需要交前一次课的作注：下次上课时需要交前一次课的作业，做为平时成绩的一部分。不能代交！业，做为平时成绩的一部分。不能代交！8/6/2022 韩韩 良良291.2 N阱硅栅阱硅栅CMOS集成电路集成电路制造制造工艺工艺8/6/2022 韩韩 良良30 思考题思考题1.需要几块光刻掩膜版？各自的作用是什么？需要几块光刻掩膜版？各自的作用是什么？2.什么是局部氧化

16、（什么是局部氧化（LOCOS)？（Local Oxidation of Silicon)3.什么是硅栅自对准什么是硅栅自对准(Self Aligned)？4.N阱的作用是什么？阱的作用是什么？5.NMOS和和PMOS的源漏如何形成的？的源漏如何形成的？8/6/2022 韩韩 良良311.2.1 主要工艺流程主要工艺流程 1.1.衬底准备衬底准备P P+/P/P外延片外延片P P型单晶片型单晶片8/6/2022 韩韩 良良32P-Sub1.2.1 主要工艺流程主要工艺流程 2.氧化、光刻氧化、光刻N-阱阱(nwell)8/6/2022 韩韩 良良331.2.1 主要工艺流程主要工艺流程 3.N-

17、阱注入，阱注入，N-阱推进阱推进,退火，清洁表面退火，清洁表面N阱P-Sub8/6/2022 韩韩 良良34P-SubN阱1.2.1 主要工艺流程主要工艺流程 4.长薄氧、长氮化硅、光刻场区长薄氧、长氮化硅、光刻场区(active反版反版)8/6/2022 韩韩 良良35P-Sub1.2.1 主要工艺流程主要工艺流程 5.场区氧化（场区氧化（LOCOS）,清洁表面清洁表面(场区氧化前可做场区氧化前可做N管场区注入和管场区注入和P管场区注入）管场区注入）8/6/2022 韩韩 良良36P-Sub1.2.1 主要工艺流程主要工艺流程6.栅氧化栅氧化,淀积多晶硅，反刻多晶淀积多晶硅，反刻多晶（pol

18、ysiliconpoly)8/6/2022 韩韩 良良371.2.1 主要工艺流程主要工艺流程 7.P+active注入注入（Pplus）（硅栅自对准）硅栅自对准）P-SubP-SubP-Sub8/6/2022 韩韩 良良381.2.1 主要工艺流程主要工艺流程 8.N+active注入注入（Nplus Pplus反版）反版）（硅栅自对准）硅栅自对准）P-SubP-SubP-Sub8/6/2022 韩韩 良良391.2.1 主要工艺流程主要工艺流程 9.淀积淀积BPSG，光刻接触孔，光刻接触孔(contact)，回回流流P-SubP-Sub8/6/2022 韩韩 良良401.2.1 主要工艺流

19、程主要工艺流程 10.蒸镀金属蒸镀金属1，反刻金属，反刻金属1（metal1)P-Sub8/6/2022 韩韩 良良411.2.1 主要工艺流程主要工艺流程 11.绝缘介质淀积，平整化，光刻通孔绝缘介质淀积，平整化，光刻通孔(via)P-SubP-Sub8/6/2022 韩韩 良良421.2.1 主要工艺流程主要工艺流程 12.蒸镀金属蒸镀金属2，反刻金属，反刻金属2（metal2)P-Sub8/6/2022 韩韩 良良431.2.1 主要工艺流程主要工艺流程13.钝化层淀积，平整化，光刻钝化窗孔钝化层淀积，平整化，光刻钝化窗孔(pad)P-Sub8/6/2022 韩韩 良良441.2.2 光

20、刻掩膜版简图汇总光刻掩膜版简图汇总N阱阱有源区有源区多晶多晶 Pplus Nplus接触孔接触孔金属金属1通孔通孔金属金属2PAD8/6/2022 韩韩 良良451.2.3 局部氧化的作用局部氧化的作用2.减缓表面台阶减缓表面台阶3.减小表面漏电流减小表面漏电流P-SubN-阱阱1.提高场区阈值电压提高场区阈值电压8/6/2022 韩韩 良良461.2.4 硅栅自对准的作用硅栅自对准的作用 在硅栅形成后，利用硅栅的遮蔽作用在硅栅形成后，利用硅栅的遮蔽作用来形成来形成MOS管的沟道区，使管的沟道区，使MOS管的沟道管的沟道尺寸更精确，寄生电容更小。尺寸更精确，寄生电容更小。P-SubN-阱阱8/

21、6/2022 韩韩 良良471.2.5 MOS管衬底电极的引出管衬底电极的引出 NMOS管和管和PMOS管的衬底电极都从管的衬底电极都从上表面引出，由于上表面引出，由于P-Sub和和N阱的参杂浓度阱的参杂浓度都较低，为了避免整流接触，电极引出处都较低，为了避免整流接触，电极引出处必须有浓参杂区。必须有浓参杂区。P-SubN-阱阱8/6/2022 韩韩 良良481.2.6 作业作业1.阐述阐述N阱硅栅CMOS集成电路制造工艺的主要流程，说明流程中需要哪些光刻的主要流程，说明流程中需要哪些光刻掩膜版及其作用。掩膜版及其作用。2.何为硅栅自对准？何为硅栅自对准？8/6/2022 韩韩 良良491.3

22、其它集成电路其它集成电路制造制造工工艺艺简介简介8/6/2022 韩韩 良良501.3.1 双层多晶、多层金属双层多晶、多层金属CMOS工艺工艺双层多晶：双层多晶：易做多晶电容、多晶电阻、叠易做多晶电容、多晶电阻、叠栅栅MOS器件，适合器件，适合CMOS数数/模混合电路、模混合电路、EEPROM等等多层金属：多层金属：便于布线，连线短，连线占面便于布线，连线短，连线占面积小，适合大规模、高速积小，适合大规模、高速CMOS电路电路8/6/2022 韩韩 良良511.3.2 双极型模拟集成电路工艺双极型模拟集成电路工艺磷穿透扩散：磷穿透扩散：减小串联电阻减小串联电阻离子注入：离子注入：精确控制参杂

23、浓度和结深精确控制参杂浓度和结深BP-SubN+埋层埋层SiO2光刻胶光刻胶P+P+P+PPN+N+N+N+CECEBB8/6/2022 韩韩 良良521.3.3 Bi CMOS工艺工艺 双极工艺器件的特点是速度高、驱动双极工艺器件的特点是速度高、驱动能力强，但功耗大、集成度低；而能力强，但功耗大、集成度低；而CMOS工艺制造的器件功耗小、集成度高，但速工艺制造的器件功耗小、集成度高，但速度低、驱动能力差。度低、驱动能力差。在既要求高集成度又要求高速的领域在既要求高集成度又要求高速的领域中可以采用二者的结合（即中可以采用二者的结合（即Bi CMOS工工艺艺），发挥各自的优点。），发挥各自的优点

24、。8/6/2022 韩韩 良良53 双极型工艺与双极型工艺与MOS工艺相结合，双工艺相结合，双极型器件与极型器件与MOS型器件共存，适合数型器件共存，适合数/模电路。模电路。1.以双极型工艺为基础的以双极型工艺为基础的Bi-MOS工艺工艺2.以以CMOS工艺为基础的工艺为基础的Bi-MOS工艺工艺8/6/2022 韩韩 良良54 B E C NMOS PMOS N+N+N+N+P+P+P阱阱 P阱阱 N-SUB纵向纵向NPN以以P阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS器件剖面器件剖面 B E C PMOS NMOS P-SUB纵向纵向NPN P N阱阱 N+N+P+P+N+N+N阱阱 以以N阱阱CMOS工艺为基础的工艺为基础的Bi-CMOS器件剖面器件剖面NPN的集电极的集电极接衬底接衬底8/6/2022 韩韩 良良55