微机原理与接口技术23CPU结构流水线总线周期引脚功能已看

《微机原理与接口技术23CPU结构流水线总线周期引脚功能已看》由会员分享，可在线阅读，更多相关《微机原理与接口技术23CPU结构流水线总线周期引脚功能已看（57页珍藏版）》请在装配图网上搜索。

1、微机原理与接口技术23CPU结构流水线总线周期引脚功能已看1第二讲第二讲 8086微处理器的编程结构和引脚信号微机原理与接口技术23CPU结构流水线总线周期引脚功能已看2主要内容nBIU和和EU的组成和功能的组成和功能;n8086的内部寄存器和标志位的内部寄存器和标志位;n总线周期的概念总线周期的概念;n8086微处理器的引脚功能；微处理器的引脚功能；微机原理与接口技术23CPU结构流水线总线周期引脚功能已看380 x86微处理器简介型号型号发布发布年份年份字长字长/位位集成度集成度主频主频/MHz内内DB/位位外外DB/位位AB/位位寻址空寻址空间间高速缓高速缓冲存储冲存储器器8086197

2、8162.94.771616201M无无80881979准准162.94.77168201M无无8028619821613.462016162416M无无8038619853227.512.5333232324G有有80486199032120160251003232324G8K586199364310330601663264324G8K+8KP II19976475023333331643664G32K，512K微机原理与接口技术23CPU结构流水线总线周期引脚功能已看48086/8088外形微机原理与接口技术23CPU结构流水线总线周期引脚功能已看5指令流水线取指令取指令指令指令译码译码取

3、操取操作数作数执行执行指令指令存放存放结果结果 CPU执行一条指令的过程类似于工厂生产流水线，被分 解为多个小的步骤，称为指令流水线。原料原料调度分配调度分配生产线生产线成品成品仓库仓库出厂出厂数据和程序指令控制器的调度分配ALU等 功能部件处理后的数据存储器输出微机原理与接口技术23CPU结构流水线总线周期引脚功能已看6指令流水线n指令流水线有两种运作方式：指令流水线有两种运作方式：n串行方式：取指令取指令和和执行指令执行指令在不同的时刻按顺序执行。在不同的时刻按顺序执行。n并行方式：（中断会极大地降低并行方式的效率，取到的指令需要被丢弃，然后重新取需要执行的指令）取指令取指令和和执行指令执

4、行指令可同时执行，需要有能并行工可同时执行，需要有能并行工作的硬件的支持。作的硬件的支持。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看7串行工作方式n8088086 6以前的以前的CPUCPU采用串行工作方式采用串行工作方式取指令取指令1 1执行执行1 1取指令取指令2 2执行执行2 2CPUBUS忙忙 碌碌忙忙 碌碌取指令取指令3执行执行3忙忙 碌碌空闲空闲空闲空闲空闲空闲t1t0t2t3t4t56个周期执行了个周期执行了3条指令条指令微机原理与接口技术23CPU结构流水线总线周期引脚功能已看8并行工作方式n8086CPU采用并行工作方式采用并行工作方式取指令取指令1取指令取指

5、令2取指令取指令3 3取指令取指令4 4执行执行1 1执行执行2 2执行执行3 3BUS忙碌忙碌执行执行4CPUt1t0t2t3t4t5取指令取指令5执行执行5忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌6个周期个周期执行了执行了5条条指令指令微机原理与接口技术23CPU结构流水线总线周期引脚功能已看9并行操作的前提n取指令部件和指令执行部件要能够并行工作；取指令部件和指令执行部件要能够并行工作；n各步执行时间基本相同，否则需再细分；各步执行时间基本相同，否则需再细分；n取指令部件取出的指令要能暂存在取指令部件取出的指令要能暂存在CPU内部内部某个地方；某个地方；n指令执行部件在需要时总能立即获得

6、暂存的指令执行部件在需要时总能立即获得暂存的指令；指令；n需要解决转移指令问题。（取到的指令丢弃需要解决转移指令问题。（取到的指令丢弃的问题）的问题）微机原理与接口技术23CPU结构流水线总线周期引脚功能已看108086 8086 CPU的特点n采用并行流水线工作方式：采用并行流水线工作方式：通过设置指令预取队列（IPQ）实现n对内存空间实行分段管理：对内存空间实行分段管理：将内存分段并设置地址段寄存器，以实现对1MB空间的寻址。n支持多处理器系统：支持多处理器系统：8087 FPU执行部件执行部件取指部件取指部件微机原理与接口技术23CPU结构流水线总线周期引脚功能已看11三、8086的cp

7、u内部结构框图微机原理与接口技术23CPU结构流水线总线周期引脚功能已看12功能：功能：微机原理与接口技术23CPU结构流水线总线周期引脚功能已看13功能：功能：微机原理与接口技术23CPU结构流水线总线周期引脚功能已看14AHALBHBLCHCLDHDLSPBPSIDIIPFLAGS /PSWCSDSSSES数据寄存器地址指针和变址寄存器控制寄存器段寄存器通用寄存器AXBXCXDXBX微机原理与接口技术23CPU结构流水线总线周期引脚功能已看15n数据寄存器既可作为数据寄存器既可作为16位使用，也可作为位使用，也可作为8位的使用。位的使用。nAX：累加器，是算术运算的主要寄存器。另外，：累加

8、器，是算术运算的主要寄存器。另外，I/O指令指令 利用这个寄存器和外设通讯。利用这个寄存器和外设通讯。nBX：通用寄存器，另外可以作为基址寄存器。：通用寄存器，另外可以作为基址寄存器。nCX：通用寄存器，另外在循环时作为隐含的计数器使用。：通用寄存器，另外在循环时作为隐含的计数器使用。nDX：通用寄存器，另外可以和：通用寄存器，另外可以和AX一起储存双字，一起储存双字，DX放高放高 位。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看16n地址指针与变址寄存器地址指针与变址寄存器nSP：堆栈指针寄存器，用来指示栈顶的偏移地址。：堆栈指针寄存器，用来指示栈顶的偏移地址。nBP：基址指针

9、寄存器，作为堆栈区中的一个基地址以便访问：基址指针寄存器，作为堆栈区中的一个基地址以便访问栈中的其他信息。栈中的其他信息。nSI：源变址寄存器。：源变址寄存器。nDI：目的变址寄存器。：目的变址寄存器。一般，一般，SP、BP与与SS连用来确定堆栈中某存储单元连用来确定堆栈中某存储单元的地址，的地址，SI、DI与与DS连用确定数据段中某存储单元的地址。连用确定数据段中某存储单元的地址。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看17nCS：代码段寄存器。存放当前正在运行的程序。：代码段寄存器。存放当前正在运行的程序。nDS：数据段寄存器。存放当前程序所用的数据。：数据段寄存器。存放

10、当前程序所用的数据。nES：附加段寄存器。附加的数据段，是一个辅助的数据区，：附加段寄存器。附加的数据段，是一个辅助的数据区，也是串处理指令的目的操作数存放区。也是串处理指令的目的操作数存放区。nSS：堆栈段寄存器。定义堆栈所在的区域。：堆栈段寄存器。定义堆栈所在的区域。除非特别指定，一般情况下，各段的分配由操作系除非特别指定，一般情况下，各段的分配由操作系统负责，独立占有统负责，独立占有64K，可以重叠。，可以重叠。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看18nIP：指令指针寄存器。存放代码段中的偏移：指令指针寄存器。存放代码段中的偏移地址，它始终指向下一条指令的首地址，与

11、地址，它始终指向下一条指令的首地址，与CS一起确定下一条指令的物理地址。一起确定下一条指令的物理地址。nFLAG /PSW：标志寄存器标志寄存器/程序状态字程序状态字寄存器。由条件码标志和控制标志构成。寄存器。由条件码标志和控制标志构成。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看19微机原理与接口技术23CPU结构流水线总线周期引脚功能已看20n状态标志nCF（Carry Flag）：）：进位标志，最高位有进借位时为1，否则为0nPF（Parity Flag）：）：奇偶标志，结果低低8位位中有偶数个“1”时，PF1；奇数为0nAF（Auxiliary Carry Flag）：）

12、：辅助进位标志，也称半进位位。运算结果中低4位向高4位借位或进位时，AF1，否则为0微机原理与接口技术23CPU结构流水线总线周期引脚功能已看21n状态标志nZF（Zero Flag）：）：零标志。运算结果为全0时，ZF1，否则为0nSF（Sign Flag）：）：符号标志。与结果的最高位（符号位）相同。nOF（Overflow Flag）：）：溢出标志。溢出时OF1，否则为0微机原理与接口技术23CPU结构流水线总线周期引脚功能已看22n控制标志nDF（Direction Flag）：）：方向标志。DF0时，则在串操作中，变址寄存器中的地址自动递增；DF1时相反。nIF（Interrupt

13、Enable Flag）：）：中断允许标志。IF=1时CPU可响应可屏蔽中断请求；IF0时不可响应（相当于单片机中的EA，总中断开关）。nTF（Trace Flag）：）：跟踪标志。TF1时，CPU进入单步操作方式。（程序调试时用到的单步执行）微机原理与接口技术23CPU结构流水线总线周期引脚功能已看23四、8086的工作时序n工作时序分为很多小的时间片工作时序分为很多小的时间片:n时钟周期时钟周期 一个时钟脉冲所持续的时间。时钟周期越短，一个时钟脉冲所持续的时间。时钟周期越短，CPU执行速度越快。执行速度越快。n总线周期总线周期 通过总线对存储器或通过总线对存储器或I/O接口进行一次访问接口

14、进行一次访问所需要的时间。一般包括所需要的时间。一般包括4个时钟周期。个时钟周期。在在5MHz的工作频率时，一个标准总线周期为的工作频率时，一个标准总线周期为0.8s。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看24总线周期中各时钟周期的操作nT1周期周期nCPU向存储器或I/O发送地址nCPU向地址/数据分离器（地址锁存器）发送ALE信号nT2周期周期n给存储器或I/O发送写入的数据n测试READY引脚状态，以决定是否插入等待周期n发出RD或WR信号nT3周期周期n等待存储器或I/O存取数据完成n使数据在CPU与存储器或I/O之间传输nT4周期周期n写入数据 读读/写总线周期的

15、信号波形见下页图。写总线周期的信号波形见下页图。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看25数据写入存储器时的总线操作写总线周期由ALE信号将地址锁存到地址锁存器DEN=0并且DT/R=1时打开总线缓冲器，将其放到系统数据总线上此信号与M/IO信号共同构成存储器写控制信号，将数据写入存储器微机原理与接口技术23CPU结构流水线总线周期引脚功能已看26数据从存储器读出的总线操作读总线周期DEN=0并且DT/R=0时打开总线缓冲器，将其放到CPU总线上，供CPU读入 较完整较完整的读总线的读总线周期周期此信号与M/IO信号共同构成存储器读控制信号由ALE信号将地址锁存到地址锁存器

16、微机原理与接口技术23CPU结构流水线总线周期引脚功能已看278088086 CPU的两种工作模式n8088086可工作于两种模式下，即：可工作于两种模式下，即：最小模式和最大模式。最小模式和最大模式。n最小模式不支持最小模式不支持8087。存储器和。存储器和I/O控制信控制信号全部由号全部由CPU产生。产生。n最大模式支持最大模式支持8087。CPU的部分信号线被用的部分信号线被用作作8087的控制，因此需要由的控制，因此需要由8288总线控制器总线控制器来产生这些控制信号。来产生这些控制信号。注：80286以后的CPU不再区分这两种工作模式。微机原理与接口技术23CPU结构流水线总线周期引

17、脚功能已看28最小模式下的连接示意图8088086CPU控制总线控制总线数据总线数据总线地址总地址总线线地址地址锁存器锁存器数据总线数据总线缓冲器缓冲器ALE时钟发时钟发生生 器器8284A地址地址/数据数据82868282Vcc MN/MXDENDT/R微机原理与接口技术23CPU结构流水线总线周期引脚功能已看29最大模式下的连接示意图80888088CPU数据总线数据总线地址总线地址总线地址地址锁存器锁存器数据总线数据总线缓冲器缓冲器时钟发时钟发生生 器器总总 线线控制器控制器控制总线控制总线8284A8288ALECLK MN/MX82828286GND微机原理与接口技术23CPU结构流

18、水线总线周期引脚功能已看30二、8086CPU的引线及功能引脚定义的方法可大致分为：n每个引脚只传送一种信息（如每个引脚只传送一种信息（如RDRD）n电平的高低代表不同的含义（如电平的高低代表不同的含义（如M/IOM/IO）n在不同模式下有不同的名称和定义（如在不同模式下有不同的名称和定义（如WR/LOCKWR/LOCK）n分时复用引脚（如分时复用引脚（如AD15AD15AD0AD0）n引脚的输入、输出分别传送不同的信息（如引脚的输入、输出分别传送不同的信息（如RQ/GT0RQ/GT0）微机原理与接口技术23CPU结构流水线总线周期引脚功能已看31MAXIMUMMODEMINIMUMMODE1

19、4020218086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVccAD15A16,S3A17,S4A18,S5A19,S6/BHE,S7MN,/MX/RD/RQ,/GT0/LOCK/S2/S1/S0QS0QS1/TESTREADYRESET/RQ,/GT1HOLD/WRIO/MDT/R/DENALE/INTAHLDA微机原理与接口技术23CPU结构流水线总线周期引脚功能已看32MAXIMUMMODEMINIMUMMODE14020218088GNDA14A13A12A11A10A9A8AD7AD6AD5

20、AD4AD3AD2AD1AD0NMIINTRCLKGNDVccA15A16,S3A17,S4A18,S5A19,S6MN,/MX/RD/RQ,/GT0/LOCK/S2/S1/S0QS0QS1/TESTREADYRESET/RQ,/GT1HOLD/WRIO/MDT/R/DENALE/INTAHLDAhigh/SS0MAXIMUMMODEMINIMUMMODE14020218086GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVccAD15A16,S3A17,S4A18,S5A19,S6/BHE,S7MN,/MX

21、/RD/RQ,/GT0/LOCK/S2/S1/S0QS0QS1/TESTREADYRESET/RQ,/GT1HOLD/WRIO/MDT/R/DENALE/INTAHLDA微机原理与接口技术23CPU结构流水线总线周期引脚功能已看33最小模式下的主要引线nMN/MX 工作模式控制工作模式控制n=0=0（接地）：工作于最大模式；（接地）：工作于最大模式；n=1=1（接（接VccVcc）：工作于最小模式。）：工作于最小模式。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看34最小模式下的主要引线地址总线、数据总线：地址总线、数据总线：nAD15AD0：三态三态n地址地址/数据复用引脚。数据

22、复用引脚。ALE=1ALE=1时作为地址线时作为地址线A16A16A0A0，ALE=0ALE=0时作为数据线时作为数据线D16D16D0D0。n传送地址时为输出，传送数据时为双向。传送地址时为输出，传送数据时为双向。nA19-A16/S6-S3：输出，三态输出，三态n地址地址/状态复用引脚状态复用引脚。ALE=1ALE=1时作为地址线时作为地址线A19A19A16A16，ALE=0ALE=0时作为控制信号。时作为控制信号。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看35最小模式下的主要引线控制信号：控制信号：nWRWR：输出，三态输出，三态n写选通信号，表示写选通信号，表示CPU

23、CPU正在写数据到正在写数据到MEMMEM或或I/OI/O设备。设备。nRDRD：输出，三态输出，三态n读信号，表示读信号，表示CPUCPU正在从总线上读来自于正在从总线上读来自于MEMMEM或或I/OI/O设设备的数据。备的数据。nM/IOM/IO：输出，三态输出，三态n区分是读写存储器还是读写区分是读写存储器还是读写I/OI/O端口（即地址总线上端口（即地址总线上的地址是存储器地址还是的地址是存储器地址还是I/OI/O端口地址）。端口地址）。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看36最小模式下的主要引线nDEN：输出，三态输出，三态n数据总线允许信号。用来打开外部数据总

24、线缓数据总线允许信号。用来打开外部数据总线缓冲器。冲器。nDT/R：输出，三态：输出，三态n表明表明CPUCPU正在传送还是接收数据，用来作为外部正在传送还是接收数据，用来作为外部数据总线缓冲器的方向控制；数据总线缓冲器的方向控制；nALE：输出：输出n地址锁存允许信号，表示地址地址锁存允许信号，表示地址/数据总线上传输数据总线上传输的是地址信号。的是地址信号。以上三个信号的用法见下页图以上三个信号的用法见下页图微机原理与接口技术23CPU结构流水线总线周期引脚功能已看37最小模式下的主要引线nRESET：输入输入 n复位信号，保持复位信号，保持4 4个以上时钟周期的高电平时将引起个以上时钟周

25、期的高电平时将引起CPUCPU进进入复位过程（入复位过程（IFIF清清0 0，并从存储单元，并从存储单元FFFF0HFFFF0H开始执行指开始执行指令）；令）；nBHE/S7：输出：输出n高高8 8位数据总线允许。在读位数据总线允许。在读/写操作期间允许写操作期间允许高高8 8位数据总位数据总线线D16D16D8D8有效（即读有效（即读/写数据的高写数据的高8 8位）。位）。nREADY：输入：输入n准备就绪。用于与存储器或准备就绪。用于与存储器或I/OI/O接口的同步。接口的同步。n=0=0时时CPUCPU进入等待状态（插入进入等待状态（插入1 1个或多个等待周期）。个或多个等待周期）。微机

26、原理与接口技术23CPU结构流水线总线周期引脚功能已看38READY引脚的作用总线周期总线周期T2T1T3T4时钟周期总线周期总线周期T2T1T3TwaitT4标准总标准总线周期线周期增加了等待增加了等待状态的总线状态的总线周期周期若在若在T3周期上升沿检测到周期上升沿检测到READY=0，将插入等待周期，插入的个数取决于，将插入等待周期，插入的个数取决于READY何时变为何时变为1。采样采样微机原理与接口技术23CPU结构流水线总线周期引脚功能已看398086 Read CycleT1T2T3T4AddressStatus001 or 101AddressValid Datafloatflo

27、atValid AddressCLK/S0,/S1,/S2A16.A19,/BHEALEAD0.AD15A0.A19S3.S6DT/RDEN/MRDC or/IORC微机原理与接口技术23CPU结构流水线总线周期引脚功能已看408086 Write CycleT1T2T3T4AddressStatus010 or 110AddressValid DataValid AddressCLK/S0,/S1,/S2A16.A19,/BHEALEAD0.AD15A0.A19S3.S6DT/RDEN/MWTC or/IOWC微机原理与接口技术23CPU结构流水线总线周期引脚功能已看418086 Read

28、Cycle(1 Wait State)T1T2T3TwAddressStatus001 or 101AddressValid DatafloatfloatValid AddressCLK/S0,/S1,/S2A16.A19,/BHEALEAD0.AD15A0.A19S3.S6DT/RDEN/MRDC or/IORCT48284 RDYREADY微机原理与接口技术23CPU结构流水线总线周期引脚功能已看428086 Read CycleT1T2T3T4AddressStatus001 or 101AddressValid DatafloatfloatValid AddressCLK/S0,/S1

29、,/S2A16.A19,/BHEALEAD0.AD15A0.A19S3.S6DT/RDEN/MRDC or/IORC微机原理与接口技术23CPU结构流水线总线周期引脚功能已看438086 Write CycleT1T2T3T4AddressStatus010 or 110AddressValid DataValid AddressCLK/S0,/S1,/S2A16.A19,/BHEALEAD0.AD15A0.A19S3.S6DT/RDEN/MWTC or/IOWC微机原理与接口技术23CPU结构流水线总线周期引脚功能已看448086 Read Cycle(1 Wait State)T1T2T3

30、TwAddressStatus001 or 101AddressValid DatafloatfloatValid AddressCLK/S0,/S1,/S2A16.A19,/BHEALEAD0.AD15A0.A19S3.S6DT/RDEN/MRDC or/IORCT48284 RDYREADY微机原理与接口技术23CPU结构流水线总线周期引脚功能已看45中断请求和响应信号nINTR：输入输入n可屏蔽中断请求输入端，可屏蔽中断请求输入端，CPU要检查要检查IF状态状态nNMI：输入输入n非屏蔽中断请求输入端，非屏蔽中断请求输入端，CPU不检查不检查IF状态状态nINTA：输出输出n中断响应信号

31、，表示中断响应信号，表示CPU已进入中断响应周期。已进入中断响应周期。n此信号常用来选通中断向量号。此信号常用来选通中断向量号。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看46总线保持信号nHOLD：输入输入n总线保持请求。用来直接存储器存取(DMA)。当CPU以外的其他设备要求占用总线以便访问存储器时，通过此引脚向CPU发出请求。nHOLD=1时，CPU停止执行指令，并将地址/数据总线和控制总线中的所有三态控制线置为高阻状态。nHLDA：输出输出n总线保持响应。CPU对HOLD信号的响应信号。指示CPU已进入保持状态。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看4

32、7其他信号nTEST：输入：输入n测试信号。执行WAIT指令时将测试此引脚的状态。n=0时，WAIT指令相当于空操作(NOP)。n=1时，WAIT指令将重复测试直到它变为0。n通常此引脚与8087算术协处理器相连。nCLK：输入：输入n时钟引脚。为CPU提供基本的定时信号。n占空比必须为33(高1/3，低2/3)。微机原理与接口技术23CPU结构流水线总线周期引脚功能已看483.4 80863.4 8086的存储器组织n8086可访问可访问1MB的存储空间（的存储空间（为什么？为什么？）n哪个寄存器能够放得下20位的地址？（地址加法器）n用分段分段的方法解决。n段是存储器中的一块区域段是存储器

33、中的一块区域n段起始于存储器内16字节整倍数的边界处。n段首地址的最低4位一定为0n用用段段和和偏移偏移的组合访问存储单元的组合访问存储单元n每个段最大为64KB（为什么？）（DB宽度决定）n所有存储单元的地址都由段地址加偏移地址组成n段地址被装入段寄存器中以供寻址使用n偏移地址用于在64KB存储器段内选择任一单元微机原理与接口技术23CPU结构流水线总线周期引脚功能已看49段和偏移n设段起始地址设段起始地址=60000Hn段地址段地址n偏移地址偏移地址n0FFFFH6A000H12H60000H6 0 0 0段寄存器偏移地址A000H 0 0 0 0段地址段地址(16位位)段起始地址段起始地

34、址 微机原理与接口技术23CPU结构流水线总线周期引脚功能已看50逻辑地址n逻辑地址逻辑地址:段和偏移形式的地址段和偏移形式的地址 段地址：偏移量(有效地址)n逻辑地址用于汇编语言程序设计(important)n以下地址都是逻辑地址的例子：（1）2000H：0120H（2）2010H：0020H（3）3000H：3000H微机原理与接口技术23CPU结构流水线总线周期引脚功能已看51物理地址（地址加法器能够存储20位的物理地址）物理地址物理地址:存储单元的存储单元的硬件地址硬件地址物理地址=段地址16(或段地址左移4位)+偏移地址微机原理与接口技术23CPU结构流水线总线周期引脚功能已看528

35、086/8088 20-bit Addresses16-bit Segnment Base Address000016-bit Offset Address20-bit Physical AddressCSIP微机原理与接口技术23CPU结构流水线总线周期引脚功能已看53Exercise:20-bit AddressingnCS contains 0A820h,IP contains 0CE24h.What is the resulting physical address?nCS contains 0B500h,IP contains 0024h.What is the resulting

36、physical address?n十六进制数前面加上十六进制数前面加上0是为了与某些寄存器的标是为了与某些寄存器的标识符进行区分，比如说识符进行区分，比如说AH表示通用寄存器中累表示通用寄存器中累加器的高八位加器的高八位微机原理与接口技术23CPU结构流水线总线周期引脚功能已看54默认段和偏移寄存器n8086规定了访问存储器段的规则：规定了访问存储器段的规则：n此规则定义了段地址寄存器和偏移地址寄存器的组合方式，其默认规则如下表：段地址段地址默认偏移地址默认偏移地址用于访问用于访问CSIP指令指令SSSP、BP堆栈中的数据堆栈中的数据DSBX、DI、SI、8位或位或16位数位数数据段中的数据

37、数据段中的数据ES串指令的串指令的DI目标串操作数目标串操作数微机原理与接口技术23CPU结构流水线总线周期引脚功能已看55堆栈及堆栈段的使用n堆栈：内存中一个特殊区域，用于存放需要保护的数据。堆栈：内存中一个特殊区域，用于存放需要保护的数据。n堆栈按后进先出后进先出方式工作n堆栈通过SS（段地址）和SP（偏移地址）来访问堆栈指针n堆栈的数据压入方向是从高地址到低地址从高地址到低地址，弹出方向则相反 (堆栈指针的变化举例)（堆栈的生长方向，单片机中堆栈向上生长，微机中堆栈方向不清楚，印象中是向下生长）n常用于常用于n响应中断n子程序调用n参数传递微机原理与接口技术23CPU结构流水线总线周期引脚功能已看56例：段起始栈底栈顶堆栈段 微机原理与接口技术23CPU结构流水线总线周期引脚功能已看