通信原理实验指导

《通信原理实验指导》由会员分享，可在线阅读，更多相关《通信原理实验指导（50页珍藏版）》请在装配图网上搜索。

1、通信原理湖南文理学院电气与信息工程学院2月目 录实验一 数字基带与频带信号实验3实验二 同步控制实验12实验三 模拟信号数字化及其调制解调实验31实验四 通信系统实验37实验一 数字基带与频带信号实验第一部分 数字基带信号部分一、 实验目的 1、理解单极性码、双极性码、归零码、不归零码等基带信号波形特点。 2、掌握AMI、HDB3的编码规则。 3、掌握从HDB3码信号中提取位同步信号的措施。 4、掌握集中插入帧同步码时分复用信号的帧构造特点。 5、理解HDB3（AMI）编译码集成电路CD22103。二、 实验内容 1、用示波器观测单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高密度双

2、极性码（HDB3）、整流后的AMI码及整流后的HDB3码。 2、用示波器观测从HDB3码中和从AMI码中提取位同步信号的电路中有关波形。3、用示波器观测HDB3、AMI译码输出波形。三、 基本原理 本实验使用数字信源模块、HDB3编译码模块和可编程逻辑器件模块。 1、数字信源本模块是整个实验系统的发终端。本单元产生NRZ信号，信号码速率约为170.5KB，帧构造如图1-1所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），此外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号。发光二极管亮状态表达1码，熄状态表达0码。图1-1 帧构

3、造 本模块有如下测试点及输入输出点： CLK晶振信号测试点 BS-OUT信源位同步信号输出点/测试点 FS信源帧同步信号输出点/测试点 NRZ-OUTNRZ信号输出点/测试点 FS信号可用作示波器的外同步信号，以便观测2DPSK等信号。 FS信号、NRZ-OUT信号之间的相位关系如图1-2所示，图中NRZ-OUT的无定义位为0，帧同步码为1110010，数据1为11110000，数据2为00001111。FS信号的低电平、高电平分别为4位和8位数字信号时间，其上升沿比NRZ-OUT码第一位起始时间超前一种码元。图1-2 FS、NRZ-OUT波形 2. HDB3编译码 原理框图如图1-3所示。本

4、单元有如下测试点及输出点： NRZ_IN 编码器输入信号 BS_IN位同步输入信号 NRZ_OUT译码器输出信号 BS- OUT锁相环输出的位同步信号 （AMI）HDB3 编码器输出信号 （AMI）HDB3-D （AMI）HDB3整流输出信号 图1-3 HDB3编译码方框图 本模块上的开关K1用于选择码型，K1位于左边（A端）选择AMI码，位于右边（H端）选择HDB3码。 下面简朴简介AMI、HDB3码编码规律。 AMI码的编码规律是：信息代码1变为带有符号的1码即+1或-1，1的符号交替反转；信息代码0的为0码。AMI码相应的波形是占空比为0.5的双极性归零码，即脉冲宽度与码元宽度（码元周期

5、、码元间隔）TS的关系是=0.5TS。HDB3码的编码规律是：4个连0信息码用取代节000V或B00V替代，当两个相邻V码中间有奇数个信息1码时取代节为000V，有偶数个信息1码（涉及0个信息1码）时取代节为B00V，其他的信息0码仍为0码；信息码的1码变为带有符号的1码即+1或-1；HDB3码中1、B的符号符合交替反转原则，而V的符号破坏这种符号交替反转原则，但相邻V码的符号又是交替反转的；HDB3码是占空比为0.5的双极性归零码。设信息码为0000 0110 0001 0000 0，则NRZ码、AMI码，HDB3码如图1-4所示。译码时，需将AMI或HDB3码变换成两路单极性信号分别送到C

6、D22103的第11、第13脚，此任务由双/单变换电路来完毕。当信息代码连0个数太多时，从AMI码中较难于提取稳定的位同步信号，而HDB3中连0个数最多为3，这对提取高质量的位同信号是有利的。这也是HDB3码优于AMI码之处。HDB3码及通过随机化解决的AMI码常被用在PCM一、二、三次群的接口设备中。在实用的HDB3编译码电路中，发端的单/双极性变换器一般由变压器完毕；收端的双/单极性变换电路一般由变压器、自动门限控制和整流电路完毕，本实验目的是掌握HDB3编码规则，及位同步提取措施，故对极性变换电路作了简化解决，不一定符合实用规定。图1-4 NRZ、AMI、HDB3关系图图1-7 HDB3

7、编译码电路图CD22103的引脚及内部框图如图1-5所示，引脚功能如下：图1-10 CD22103的引脚及内部框图（1）NRZ-IN 编码器NRZ信号输入端；（2）CTX 编码时钟（位同步信号）输入端；（3）HDB3/ AMI 码型选择端：接TTL高电平时，选择HDB3码；接 TTL低电平时，选择AMI码；（4）NRZ-OUT HDB3译码后信码输出端；（5）CRX 码时钟（位同步信号）输入端；（6）RAIS 告警批示信号（AIS）检测电路复位端，负脉冲有效；（7）AIS AIS信号输出端，有AIS信号为高电平，无ALS信号时为低电平；（8） VSS接地端；（9） ERR不符合HDB3/AMI

8、编码规则的误码脉冲输出端；（10）CKRHDB3码的汇总输出端；（11）+HDB3-INHDB3译码器正码输入端；（12）LTF HDB3译码内部环回控制端，接高电平时为环回， 接低电平时为正常；（13）-HDB3-INHDB3译码器负码输入端；（14）-HDB3-OUT HDB3编码器负码输出端；（15）+HDB3-OUTHDB3编码器正码输出端；（16）VDD接电源端（+5V） CD22103重要由发送编码和接受译码两部分构成，工作速率为50Kb/s10Mb/s。两部分功能简述如下。 发送部分： 当HDB3/ AMI 端接高电平时，编码电路在编码时钟CTX下降沿的作用下，将NRZ码编成HD

9、B3码（+HDB3-OUT、-HDB3-OUT两路输出）；接低电平时，编成AMI码。编码输出比输入码延迟4个时钟周期。 接受部分： （1）在译码时钟CRX的上升沿作用下，将HDB3码（或AMI码）译成NRZ码。译码输出比输入码延迟4个时钟周期。（2）HDB3码经逻辑组合后从CKR端输出，供时钟提取等外部电路使用；（3）可在不断业务的状况下进行误码监测，检测出的误码脉冲从ERR端输出，其脉宽等于收时钟的一种周期，可用此进行误码计数。（4）检测出所接受的AIS码，检测周期由外部RAIS决定。据CCITT规定，在RAIS信号的一种周期（500s）内，若接受信号中“0”码个数少于3，则AIS端输出高电

10、平，使系统告警电路输出相应的告警信号，若接受信号中“0”码个数不少于3，AIS端输出低电平，表达接受信号正常。（5）具有环回功能四、实验环节 1、熟悉信源模块，AMI&HDB3编译码模块（由可编程逻辑器件模块实现）和HDB3编译码模块的工作原理。2、打开数字信号源模块和AMI&HDB3编译码模块的电源。用示波器观测数字信源模块上的多种信号波形。 用FS作为示波器的外同步信号，进行下列观测：（1）示波器的两个通道探头分别接NRZ-OUT和BS-OUT，对照发光二极管的发光状态，判断数字信源单元与否已正常工作（1码相应的发光管亮，0码相应的发光管熄）；（2）用K1产生代码1110010（为任意代码

11、，1110010为7位帧同步码），K2、K3产生任意信息代码，观测本实验给定的集中插入帧同步码时分复用信号帧构造，和NRZ码特点。3、打开AMI(HDB3)编译码模块电源。将数字信源模块的NRZ-OUT和BS-OUT用导线分别连接到AMI(HDB3)编译码模块的NRZ-IN和BS-IN上。用示波器观测HDB3编译单元的多种波形。用信源模块的FS信号作为示波器的外同步信号。（1）示波器的两个探头CH1和CH2分别接NRZ-OUT和（AMI）HDB3，将信源模块K1、K2、K3的每一位都置1，观测并记录全1码相应的AMI码和HDB3码；再将K1、K2、K3置为全0，观测全0码相应的AMI码和HDB

12、3码。观测AMI码时将开关置于A端，观测HDB3码时将K1置于H端，观测时应注意编码输出（AMI）HDB3比输入NRZ-OUT延迟了4个码元。（2）将K1、K2、K3置于0111 0010 0000 1100 0010 0000态，观测并记录相应的AMI码和HDB3码。（3）将K1、K2、K3置于任意状态，K1置A或H端，CH1接NRZ-OUT，CH2分别接（AMI）HDB3-D、BPF、BS-R和NRZ ，观测这些信号波形。观测时应注意： NRZ信号（译码输出）迟后于NRZ-OUT信号（编码输入）8个码元。 AMI、HDB3码是占空比等于0.5的双极性归零码，AMI-D、HDB3-D是占空比

13、等于0.5的单极性归零码。 BS-OUT是一种周期基本恒定（等于一种码元周期）的TTL电平信号。 本实验中若24位信源代码中只有1个“1“码，则无法从AMI码中得到一种符合规定的位同步信号，因此不能完毕对的的译码。若24位信源代码全为“0”码，则更不也许从AMI信号（亦是全0信号）得到对的的位同步信号。信源代码连0个数越多，越难于从AMI码中提取位同步信号（或者说规定带通滤波的Q值越高，因而越难于实现），译码输出NRZ越不稳定。而HDB3码则不存在这种问题。五、实验报告规定1.根据实验环节记录实验成果。2.根据实验观测和纪录回答： （1）不归零码和归零码的特点是什么？（2）与信源代码中的“1”

14、码相相应的AMI码及HDB3码与否一定相似？为什么？第二部分 数字频带信号部分 一、实验目的 1、掌握绝对码、相对码概念及它们之间的变换关系。 2、掌握用键控法产生2ASK、2FSK、2PSK、2DPSK信号的措施。 3、掌握相对码波形与2PSK信号波形之间的关系、绝对码波形与2DPSK信号波形之间的关系。 二、实验内容 1、用示波器观测绝对码波形、相对码波形。 2、用示波器观测2ASK、2FSK、2PSK、2DPSK信号波形。 三、基本原理 本实验使用数字信源模块和数字调制模块。信源模块向调制模块提供位同步信号和数字基带信号（NRZ码）。调制模块将输入的NRZ绝对码变为相对码、用键控法产生2

15、ASK、 2FSK、2DPSK信号。调制单元的原理方框图如图1-11所示。图1-11 数字调制方框图 本单元有如下测试点及输入输出点： BS-IN位同步信号输入点 NRZ-IN数字基带信号输入点 CAR2DPSK信号载波测试点 AK(即NRZ-IN)绝对码测试点（与NRZ-IN相似） BK相对码测试点 2DPSK（2PSK）-OUT2DPSK（2PSK）信号测试点/输出点，VP-P0.5V 2FSK-OUT2FSK信号测试点/输出点，VP-P0.5V 2ASK2ASK信号测试点，VP-P0.5V下面重点简介2PSK、2DPSK。2PSK、2DPSK波形与信息代码的关系如图1-12所示。图1-1

16、2 2PSK、2DPSK波形图中假设码元宽度等于载波周期的1.5倍。2PSK信号的相位与信息代码的关系是：前后码元相异时，2PSK信号相位变化180，相似时2PSK信号相位不变，可简称为“异变同不变”。2DPSK信号的相位与信息代码的关系是：码元为“1”时，2DPSK信号的相位变化180。码元为“0”时，2DPSK信号的相位不变，可简称为“1变0不变”。应当阐明的是，此处所说的相位变或不变，是指将本码元内信号的初相与一码元内信号的末相进行比较，而不是将相邻码元信号的初相进行比较。实际工程中，2PSK或2DPSK信号载波频率与码速率之间也许是整数倍关系也也许是非整数倍关系。但不管是那种关系，上述

17、结论总是成立的。本单元用码变换2PSK调制措施产生2DPSK信号，原理框图及波形图如图1-14所示。相对于绝对码AK、2PSK调制器的输出就是2DPSK信号，相对于相对码、2DPSK调制器的输出是2PSK信号。图中设码元宽度等于载波周期，已调信号的相位变化与AK、BK的关系固然也是符合上述规律的，即对于AK来说是“1变0不变”关系，对于BK来说是“异变同不变”关系，由AK到BK的变换也符合“1变0不变”规律。图1-13中调制后的信号波形也也许具有相反的相位，BK也也许具有相反的序列即00100，这取决于载波的参照相位以及异或门电路的初始状态。2DPSK通信系统可以克服上述2PSK系统的相位模糊

18、现象，故实际通信中采用2DPSK而不用2PSK（多进制下亦如此，采用多进制差分相位调制MDPSK），此问题将在数字解调实验中再具体简介。图1-13 2DPSK调制器2PSK信号的时域体现式为 S(t)= m(t)Cosct式中m(t)为双极性不归零码BNRZ，当“0”、“1”等概时m(t)中无直流分量，S(t)中无载频分量，2DPSK信号的频谱与2PSK相似。2ASK信号的时域体现式与2PSK相似，但m(t)为单极性不归零码NRZ，NRZ中有直流分量，故2ASK信号中有载频分量。2FSK信号（相位不持续2FSK）可当作是AK与AK调制不同载频信号形成的两个2ASK信号相加。时域体现式为式中m(

19、t)为NRZ码。 图1-14 2ASK、2PSK（2DPSK）、2FSK信号功率谱设码元宽度为Ts，fS=1Ts在数值上等于码速率，2ASK、2PSK（2DPSK）、2FSK的功率谱密度如图1-14所示。可见，2ASK、2PSK（2DPSK）的功率谱是数字基带信号m(t)功率谱的线性搬移，故常称2ASK、2PSK（2DPSK）为线性调制信号。多进制的MASK、MPSK（MDPSK）、MFSK信号的功率谱与二进制信号功率谱类似。本实验系统中m(t)是一种周期信号，故m(t)有离散谱，因而2ASK、2PSK（2DPSK）、2FSK也具有离散谱。 四、实验环节1、熟悉数字信源单元及数字调制单元的工作

20、原理。2、连线：数字调制单元的CLK、BS-IN、NRZ-IN分别连至数字信号源单元的CLK、BS-OUT、NRZ-OUT。3、打开数字信源模块与数字调制模块得电源。用数字信源模块的FS信号作为示波器的外同步信号，示波器CH1接AK，CH2接BK，信源模块的K1、K2、K3置于任意状态（非全0），观测AK、BK波形，总结绝对码至相对码变换规律以及从相对码至绝对码的变换规律。4、示波器CH1接2DPSK-OUT，CH2分别接AK及BK，观测并总结2DPSK信号相位变化与绝对码的关系以及2DPSK信号相位变化与相对码的关系（此关系即是2PSK信号相位变化与信源代码的关系）。注意：2DPSK信号的幅

21、度也许不一致，但这并不影响信息的对的传播。5、示波器CH1接AK、CH2依次接2FSK-OUT和2ASK-OUT；观测这两个信号与AK的关系（注意“1”码与“0”码相应的2FSK信号幅度也许不相等，这对传播信息是没有影响的）。应当注明的是：由于示波器的因素，实验中也许看不到很抱负的2FSK、2DPSK波形。 五、实验报告规定 1、设绝对码为全1、全0或1001 1010，求相对码。 2、设相对码为全1、全0或1001 1010，求绝对码。 3、设信息代码为1001 1010，载频分别为码元速率的1倍和1.5倍，画出2DPSK及2PSK信号波形。 4、总结绝对码至相对码的变换规律、相对码至绝对码

22、的变换规律并设计一种由相对码至绝对码的变换电路。5、总结2DPSK信号的相位变化与绝对码的关系以及2DPSK信号的相位变化与相对码的关系（即2PSK的相位变化与信息代码之间的关系）。 实验二 同步控制实验第一部分 模拟锁相环与载波同步实验 一、实验目的 1. 掌握模拟锁相环的工作原理，以及环路的锁定状态、失锁状态、同步带、捕获带等基本概念。2. 掌握用平方环法从2DPSK信号中提取相干载波的原理及模拟锁相环的设计措施。 二、实验内容 1. 观测模拟锁相环的锁定状态、失锁状态及捕获过程。 2. 观测环路的捕获带和同步带。 3. 用平方环法从2DPSK信号中提取载波同步信号，观测相位模糊现象。 三

23、、基本原理 常用平方环或同相正交环（科斯塔斯环）从2DPSK信号中提取相干载波。本实验用平方环，其原理方框图及电原理图如图2-1、图2-2所示。图2-1 载波同步方框图 载波同步模块上有如下测试点及输入输出点： 2DPSK-IN 2DPSK信号输入点 MU 平方器输出测试点，VP-P1V COMP 锁相环输入信号测试点 Ud 锁相环压控电压测试点 VCO 锁相环输出信号测试点，VP-P0.2V CAR-OUT 相干载波信号输出点/测试点图3-2 载波同步电原理图 图2-2 载波同步电原理图 锁相环由鉴相器（PD）、环路滤波器（LF）及压控振荡器（VCO）构成，如图2-3所示。图2-3 锁相环方

24、框图 模拟锁相环中，PD是一种模拟乘法器，LF是一种有源或无源低通滤波器。锁相环路是一种相位负反馈系统，PD检测ui(t)与uo(t)之间的相位误差并进行运算形成误差电压ud(t)，LF用来滤除乘法器输出的高频分量（涉及和频及其她的高频噪声）形成控制电压uc(t)，在uc(t)的作用下、uo(t)的相位向ui(t)的相位接近。设ui(t)=Uisinit+i(t)，uo(t)=Uocosit+o(t)，则ud(t)=Udsine(t)，e(t)=i(t)-o(t)，故模拟锁相环的PD是一种正弦PD。设uc(t)=ud(t)F(P)，F(P)为LF的传播算子，VCO的压控敏捷度为K o，则环路的

25、数学模型如图2-4所示。图2-4 模拟环数学模型 当时，令Kd=Ud为PD的线性化鉴相敏捷度、单位为V/rad，则环路线性化数学模型如图2-5所示。图2-5 环路线性化数学模型 由上述数学模型进行数学分析，可得到如下重要结论： 当uI(t)是固定频率正弦信号(I(t)为常数)时，在环路的作用下，VCO输出信号频率可以由固有振荡频率o（即环路无输入信号、环路对VCO无控制作用时VCO的振荡频率），变化到输入信号频率I，此时o(t)也是一种常数，ud(t)、uc(t)都为直流。我们称此为环路的锁定状态。定义o=I-o为环路固有频差，p表达环路的捕获带，H表达环路的同步带，模拟锁相环中pH。当|o|

26、P时，环路可以进入锁定状态。当|o|P时，环路不能进入锁定状态，环路锁定后若o发生变化使|o|H，环路不能保持锁定状态。这两种状况下，环路都将处在失锁状态。失锁状态下ud(t)是一种上下不对称的差拍电压，当Io，ud(t)是上宽下窄的差拍电压；反之ud(t)是一种下宽上窄的差拍电压。 环路对I(t)呈低通特性，即环路可以将I(t)中的低频成分传递到输出端，I(t)中的高频成分被环路滤除。或者说，o(t)中只具有I(t)的低频成分，I(t)中的高频成分变成了相位误差e(t)。因此当uI(t)是调角信号时，环路对uI(t)等效为一种带通滤波器，离I较远的频率成分将被环路滤掉。 环路自然谐振频率n及

27、阻尼系数(具体公式在下文中给出)是两个重要参数。n越小，环路的低通特性截止频率越小、等效带通滤波器的带宽越窄；越大，环路稳定性越好。 当环路输入端有噪声时，I(t)将发生抖动，n越小，环路滤除噪声的能力越强。实验一中的电荷泵锁相环4046的性能与模拟环相似，因此它可以将一种周期不恒定的信号变为一种等周期信号。有关锁相环理论的具体论述，请读者参阅文献。对2DPSK信号进行平方解决后得，此信号中只具有直流和2c频率成分，理论上对此信号再进行隔直流和二分频解决就可得到相干载波。锁相环似乎是多余的，固然并非如此。实际工程中考虑到下述问题必须用锁相环： 平方电路不抱负，其输出信号幅度随数字基带信号变化，

28、不是一种原则的二倍频正弦信号。即平方电路输出信号频谱中尚有其他频率成分，必须滤除。 接受机收到的2DPSK信号中具有噪声（本实验系统为抱负信道，无噪声），因而平方电路输出信号中也具有噪声，必须用一种窄带滤波器滤除噪声。 锁相环对输入电压信号和噪声相称于一种带通滤波器，我们可以选择合适的环路参数使带通滤波器带宽足够小。 当固有频差为0时，模拟环输出信号的相位超前输入相位90，必须对除2电路输出信号进行移相才干得到相干载波。移相电路由两个单稳态触发器U56:A和U56:B构成。U56:A被设立为上升沿触发，U56:B为下降沿触发，故变化U56:A输出信号的宽度即可变化U56:B输出信号的相位，从而

29、变化相干载波的相位。此移相电路的移相范畴不不小于90。可对相干载波的相位模糊作如下解释。在数学上对cos2ct进行除2运算的成果是cosct或-cosct。实际电路也决定了相干载波也许有两个相反的相位，因二分频器的初始状态可觉得“0”也可以是“1”。在本套实验装置中，鉴相器、环路滤波器、压控振荡器采用数字集成琐相环芯片CD4046，现对此芯片简介如下：CD4046是一数字集成锁相环，它涉及鉴相器和压控振荡器。它的构成框图如上图所示。 该片内有两个鉴相器供选择，一种是异或门鉴相器，一种是鉴频-鉴相器。四、实验环节 本实验使用数字信源、数字调制、载波同步及模拟锁相环三个模块。1. 熟悉上述四个模块

30、的工作原理。2. 将信源模块的BS-OUT、NRZ-OUT、CLK分别连接到数字调制模块的BS-IN、NRZ-IN和CLK，再将调制模块的2DPSK连接到载波同步模块的2DPSK-IN。将模拟锁相环及载波同步单元的KEY波动开关拨到上方，用示波器顺序观测2DPSK，MU,VCO,COMP,Ud ,CAR-OUT信号，结合原理图理解从2DPSK信号中提取载波的过程。3 用示波器观测锁相环的锁定状态、失锁状态。 环路锁定期，环路输入信号频率等于反馈信号频率，即COMP与VCO的频率相等，这时如观测ud为近似锯型波的稳定波形。环路失锁时环路输入信号频率与反馈信号频率不相等，即此时COMP与VCO的频

31、率不相等，这时如观测ud为不稳定波形。 根据上述特点可判断环路的工作状态，具体实验环节如下：1）观测锁定状态与失锁状态 向下拨动开关KEY, 接通电源后用示波器观测ud，若ud为稳定波形，则调节载波同步模块上的电位器R26，ud随R26减小而减小，随R26增大而增大，这阐明环路处在锁定状态。用示波器两路探头同步观测COMP和VCO，可以看到两个信号频率相等。也可以用频率计分别测量COMP和VCO频率。在锁定状态下，向某一方向变化R26，可使ud由稳定的波形变为不稳定，COMP和VCO频率不再相等，环路由锁定状态变为失锁。 接通电源后ud也也许是不稳定的差拍信号，表达环路已处在失锁状态。失锁时u

32、d的最大值和最小值就是锁定状态下ud的变化范畴（相应于环路的同步范畴）。环路处在失锁状态时，COMP和VCO频率不相等。调节R26使ud的差拍频率减少，当频率减少到某一限度时ud会忽然变成稳定的信号，环路由失锁状态变为锁定状态。2）测量同步带与捕获带将双踪示波器两路探头分别接在COMP（锁相环输入频率fi ）和VCO端，调节R26, 使环路处在良好的锁定状态，即示波器上两路波形不仅清晰稳定，并且要尽量地保持很小的相位差。同步带测量：缓慢调节R26使COMP端的频率fi向下，直到刚好浮现失锁现象时停止调节R26，记下此时的锁相环输入频率fi； 缓慢调节R26使COMP端的频率fi向上，使环路重新

33、锁定, 直到再次浮现失锁现象时停止调节R26，记下此时的信号源输出频率fi，则环路的同步带为fifi。捕获带测量：缓慢调节R26，使COMP端的频率fi向下浮现失锁现象，向上缓慢调节fi，直到环路刚好入锁，记下此时的信号源输出频率fi; 然后向上调节fi，使环路重新失锁后，再向下缓慢调节fi直到环路刚好入锁，记下此时的信号源输出频率fi则环路的捕获带为fifi。 五、实验报告规定1. 总结锁相环锁定状态及失锁状态的特点。2. 根据实验成果计算环路同步带fH及捕获带fP 。3. 总结用平方环提取相干载波的原理及相位模糊现象产生的因素。4. 设VCO固有振荡频率f0 不变，环路输入信号频率可以变化

34、，试拟订测量环路同步带及捕获带的环节。第二部分 全数字锁相环与位同步实验 一、实验目的 1. 掌握数字锁相环工作原理以及微分整流型数字锁相环的迅速捕获原号理。 2. 掌握用数字环提取位同步信号的原理及对信息代码的规定。 3. 掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。 二、实验内容 1. 观测数字环的失锁状态、锁定状态。 2. 观测数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差、信息代码的关系。 3. 观测数字环位同步器的同步保持时间与固有频差之间的关系。 三、基本原理 位同步电路的原理框图、波形图和电路图分别如图2-6、图2-7和图2-8所示。一、

35、位同步模块有如下测试点及输入输出点： S-IN基带信号输入、测试点 BS-OUT位同步信号输出、测试点二、图2-6中各单元与图2-7中元器件的相应关系如下： 晶振X1：晶体； 微分器U1D：LF347 放大器U1C：LF347 整流器U1B、U1A：LF347 单稳电路 U2、U3：74LS123 分频器 U4：EPM7064 门电路U4：EPM7064三、工作原理在本系统中采用的是微分整流型数字锁相环，它重要由波形转换电路及数字锁相器构成。1.波形转换电路波形转换电路重要由一微分、整流电路构成，码元信号经微分、整流后就可以提出位同步信号分量，其波形如图2-9所示，原理框图如图2-6所示。图2

36、-9 基带信号微分、整流波形2.数字锁相单稳1单稳2附加门扣除门整形晶振或门BN次分频单稳3A微分整流单稳4脉冲形CHEN成非门图2-6 位同步器方框图位同步脉冲接受码元数字锁相的原理方框图如图2-6所示，它由稳定度振荡器、分频器、相位比较器和控制器构成。其中，控制器涉及图中的扣除门、附加门和“或门”。高稳定度振荡器产生的信号经整形电路变成周期性脉冲，然后经控制器再送入分频器，输出位同步脉冲序列。若接受码元的速率为F（波特），则规定位同步脉冲的反复速率也为F（赫）。这里晶振的振荡频率设计在nF（赫），由晶振输出经整形得到反复频率为nF（赫）的窄脉冲（图2-7中的b(b)）。如果接受端晶振输出经

37、n次分频后，不能精确地和收到的码元信号同频同相，这时就要根据相位比器输出的误差信号，通过控制器对分频器进行调节。从经微分、整流后的码元信息中就可以获得接受码元所有过零点的信息，其工作波形如图2-9所示。得到接受码元的相位后，再将它加于相位比较器去比较。一方面，先不管图中的单稳3，设接受信号为不归零脉冲（波形a），我们将每个码元的宽度分两个区，前半码元称为“滞后区”，即若位同步脉冲波形b落入此区，表达位同步脉冲的相位滞后于接受码元的相位；同样，后半码元称为“超前区”。接受码元经微分整流，并经单稳4电路后，输出如波形e所示的脉冲。当位同步脉冲波形b（它是由n次分频器d端的输出，取其上升沿而形成的脉

38、冲）位于超前区时，波形e和分频器d端的输出波形d使与门A有输出，该输出再通过单稳1就产生一超前脉冲（波形f）。若位同步脉冲波形b（图中的虚线表达）落于滞后区，分频器c端的输出波形（c端波形和d端波形为反有关系）如波形c所示，则与门B有输出，再通过单稳2产生一滞后脉冲（波形g）。这样，无论位同步脉冲超前或滞后，都会分别送出超前或滞后脉冲对加于分频器的脉冲进行扣除或附加，因而达到相位调节的目的。图2-7 波形图目前讨论图中的单稳3的作用。同波形图看到，位同步脉冲帅分频器d端输出波形（波形d）的正沿而形成的，因此相位调节的最后成果应当合波形d的正沿对齐窄脉冲e（即d的正沿位于窄脉冲之内）。若d端产输

39、出波形最后调节到如波形图d所示的位置，则A、B两个与门均有输出；先是通过与门B输出一种滞后脉冲，后是通过与门A输出一超前脉冲。这样调节的成果使位同步信号的相位稳定在这一位置，这是我们所需要的。然而，如果d端的输出波形调节到波形图d的位置，这时，A、B两个与门出均有输出，只是这时是先通过A门输出一超前脉冲，而后通过B门输出一滞后脉冲。如果不采用措施，位同步信号的相位也可以稳定在这一位置，则输出的位同步脉冲（波形b）就会与接受码元的相位相差180。克服这种不对的锁定的措施，是运用在这种状况下A门先有输出的这一特点。当A门先有输出时，这个输出一方面产和超前脉冲对锁相环进行调节；另一方面，这个输出经单

40、稳3产生一脉冲将与门B封闭，不会再产生滞后脉冲。这样通过A六不断输出超前脉冲，就可以高速分频器的输出的相位，直到波形d的正沿对齐窄脉冲（波形e）为止。2-8 位同步器电路图3.数字锁相抗干扰性能的改善由图2-7可见，若干扰很小，它使波形e中窄脉冲左右摆动的幅度不大，那么，波形d的正沿位置也许仍在波形e的窄脉冲宽度之内。这时，由于送出的超前、滞后脉冲互相抵消，因而位同步脉冲的相位仍稳定不变。若干扰较大，使波形图b的位同步脉冲忽落入超前区，忽落入区滞后，锁相环就要进行调节了，这就会引起不但愿的相位抖动。此时，我们可以仿照模拟锁相环鉴相器后加有环路滤波器的措施，在数字锁相环的鉴相器后也可加一种数字式

41、滤波器。图2-10显示了这种方案的原理框图。在图中涉及了一种计超前脉冲数和一种计滞后脉冲数的N计数器，超前脉冲或滞后脉冲还通过或门加于一M计数器。选择（NM2N），无论哪个计数器计满，都会使所有的计数器重新置0。当鉴相器送出超前脉冲或滞后脉冲时，滤波器并不立即就将它送去进行相位调节，而是要分别对输入的超前或滞后脉冲进行计数。如果位同步信号的相位的确是超前或滞后了，则持续输入的超前或滞后脉冲就会使超前滞后脉冲的N计数器先计满。这时，滤波器就输出一超前或滞后脉冲，使触发器C1或C2输出高电平打开与门1或与门2 ，输入的超前或滞后脉冲就通过这两个与门加到相位调节电路，若持续输入超前或滞后脉冲，那么，

42、由于这时触发器的输出已使与门打开，这些脉冲就可以持续送到相位调节电路，同步将三个计数器都置0；如果是同于干扰的作用，使鉴相器输出零星的超前或滞后脉冲，并且这两种脉冲是随机浮现，那么，当两个N计数器中的任何一种都没有计满时，M计数器就也许已经计满了，并将三个计数器又置0，因此滤波器没有输出，就样就消除了随机干扰对同步信号相位的调节。图2-10 数字滤波器方案四、 实验环节 本实验使用数字信源模块和位同步模块。 1、熟悉数字信源模块和位同步模块。将数字信源的输出信号NRZ-OUT连接到位同步模块NRZ IN端，打开电源开关数字信源模块和位同步模块开关。调节信源模块的K1、K2、K3，使NRZ-OU

43、T的连“0”和连“1”个数较少。 2、观测数字环的锁定状态和失锁状态。 将示波器的两个探头分别接数字信源模块的NRZ-OUT和位同步模块的BS-OUT，调节位同步模块上的可变电阻R1，观测数字环的锁定状态和失锁状态。锁定期BS-OUT信号上升沿位于NRZ-OUT信号的码元中间且在很小范畴内抖动；失锁时，BS-OUT的相位抖动很大，也许超过一种码元宽度范畴，变得模糊混乱。 3、观测位同步信号抖动范畴与位同步器输入信号连“1”或连“0”个数的关系。调节可变电阻环路锁定且BS-OUT信号相位抖动范畴最小（即固有频差最小），增大NRZ-OUT信号的连“0”或连“1”个数，观测BS-OUT信号的相位抖动

44、变化状况。4、观测位同步器的迅速捕获现象、位同步信号相位抖动大小及同步保持时间与环路固有频差的关系。使BS-OUT信号的相位抖动最小，断开位同步单元的输入信号，观测NRZ-OUT与BS-OUT信号的相位关系变化快慢状况，接通位同步单元的输入信号，观测迅速捕获现象（位同步信号BS-OUT的相位一步调节到位）。再微调位同步单元上的可变电路（即增大固有频差）当BS-OUT相位抖动增大时断开位同步单元的输入信号，观测NRZ-OUT信号与BS-OUT信号的相位关变化快慢状况并与固有频差最小时进行定性比较。 五、实验报告规定 1、数字环位同步器输入NRZ码连“1”或连“0”个数增长时，提取的位同步信号相位

45、抖动增大，试解释此现象。 2、设数字环固有频差为f，容许同步信号相位抖动范畴为码元宽度TS的倍，求同步保持时间tC及容许输入的NRZ码的连“1”或“0”个数最大值。 3、数字环同步器的同步抖动范畴随固有频差增大而增大，试解释此现象。4、若将AMI码或HDB3码整流后作为数字环位同步器的输入信号，能否提取出位同步信号？为什么？对这两种码的连“1”个数有无限制？对AMI码的信息代码中连“0”个数有无限制？对HDB3码的信息代码中连“0”个数有无限制？为什么？5、提出一种新的环路滤波器，使环路具有更好的抗噪能力。7、设计出一种新的锁相环，并且使用CPLD来实现。第三部分 帧同步实验 一、实验目的 1

46、. 掌握巴克码辨认原理。 2. 掌握同步保护原理。 3. 掌握假同步、漏同步、捕获态、维持态概念。 二、实验内容 1. 观测帧同步码无错误时帧同步器的维持态。 2. 观测帧同步码有一位错误时帧同步器的维持态和捕获态。 3. 观测同步器的假同步现象和同步保护作用。 三、基本原理 在时分复用通信系统中，为了对的地传播信息，必须在信息码流中插入一定数量的帧同步码，可以集中插入、也可以分散插入。本实验系统中帧同步码为7位巴克码，集中插入到每帧的第2至第8个码元位置上。帧同步模块的原理框图及电原理图分别如图2-11、图2-12所示。 本模块有如下测试点及输入输出点： S-IN 数字基带信号输入点 BS-

47、IN位同步信号输入点 GAL 巴克码辨认器输出信号测试点 24 24分频器输出信号测试点 FS-OUT帧同步信号输出点/测试点 图2-11中各单元与图2-12中元器件的相应关系如下： 24分频器 U60：计数器79LS393；U61:A,C:与门74LS08；U58:C:或门74LS32 移位寄存器U50、U51：四位移位寄存器74175 相加器 U52：可编程逻辑器件GAL20V8 判决器U53：可编程逻辑器件GAL20V8 单稳U59:A：单稳态触发器74LS123 与门1U56:D：与门7408 与门2U56:B：与门4708 与门3U56:A：与门7408 与门4U56:C：与门740

48、8 或门U58:A：或门74LS32 3分频器U54：计数器74LS393 触发器U55:A:JK触发器74LS109图2-11 帧同步模块原理框图 从总体上看，本模块可分为巴克码辨认器及同步保护两部分。巴克码辨认器涉及移位寄存器、相加器和判决器，图2-11中的其他部分完毕同步保护功能。移位寄存器由两片74175构成，移位时钟信号是位同步信号。当7位巴克码所有进入移位寄存器时，U50的Q1、Q2、Q3、Q4及U51的Q2、Q3、Q4都为1，它们输入到相加器U52的数据输入端D0D6，U52的输出端Y0、Y1、Y2都为1，表达输入端为7个1。若Y2Y1Y0=100时，表达输入端有4个1，依此类推

49、，Y2Y1Y0的不同状态表达了U52输入端为1的个数。判决器U53有6个输入端。IN2、IN1、IN0分别与U52的Y2、Y1、Y0相连，L2、L1、L0与判决门限控制电压相连，L2、L1已设立为1，而L0由同步保护部分控制，也许为1也也许为0。在帧同步模块电路中有发光二极管批示灯P3与判决门限控制电压相相应，即与L0相应，灯亮相应1，灯熄相应0。判决电平测试点TH就是L0信号，它与批示灯P3状态相相应。当L2L1L0=111时门限为7，灯亮，TH为高电平；当L2L1L0=110时门限为6，P3熄，TH为低电平。当U52输入端为1的个数（即U53的IN2IN1IN0） 不小于或等于判决门限于L

50、2L1L0，辨认器就会输出一种脉冲信号。当基带信号里的帧同步码无错误时（七位全对），把位同步信号和数字基带信号输入给移位寄存器，辨认器就会有帧同步辨认信号GAL输出，多种信号波形及时序关系如图2-13所示，GAL信号的上升沿与最后一位帧同步码的结束时刻对齐。图中还给出了24信号及帧同步器最后输出的帧同步信号FS-OUT，FS-OUT的上升沿稍迟后于GAL的上升沿。图2-13 帧同步器信号波形2-12 帧同步模块电路图 24信号是将位同步信号进行24分频得到的，其周期与帧同步信号的周期相似（由于一帧24位是拟定的），但其相位不一定符合规定。当辨认器输出一种GAL脉冲信号时（即捕获到一组对的的帧同

51、步码），在GAL信号和同步保护器的作用下，24电路置零，从而使输出的24信号下降沿与GAL信号的上升沿对齐。24信号再送给后级的单稳电路，单稳设立为下降沿触发，其输出信号的上升沿比24信号的下降沿稍有延迟。 同步器最后输出的帧同步信号FS-OUT是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。 电路中同步保护器的作用是减小假同步和漏同步。 当无基带信号输入（或虽有基带信号输入但相加器输出低于门限值）时，辨认器没有输出（即输出为0），与门1关闭、与门2打开，单稳输出信号通过与门2后输入到3电路，3电路的输出信号使状态触发器置“0”，从而关闭与门3，同步器无

52、输出信号，此时Q的高电平把判决器的门限置为7（P3灯亮）、且关闭或门、打开与门1，同步器处在捕获态。只要辨认器输出一种GAL信号（由于判决门限比较高，这个GAL信号是对的的帧同步信号的概率很高），与门4就可以输出一种置零脉冲使24分频器置零，24分频器输出与GAL信号同频同相的的周期信号（见图2-12）。辨认器输出的GAL脉冲信号通过与门1后使状态触发器置“1”，从而打开与门3，输出帧同步信号FS-OUT，同步使判决器门限降为6（P3灯熄）、打开或门、同步器进入维持状态。在维持状态下，由于判决门限较低，故辨认器的漏辨认概率减小，假辨认概率增长。但假辨认信号与单稳输出信号不同步，故与门1、与门4

53、不输出假辨认信号，从而使假辨认信号不影响24电路的工作状态，与门3输出的仍是对的的帧同步信号。实验中可根据判决门限批示灯P3判断同步器处在何种状态，P3亮为捕获态，P3熄为同步态。 在维持状态下，辨认器也也许浮现漏辨认。但由于漏辨认概率比较小，持续几帧浮现漏辨认的概率更小。只要辨认器不持续浮现三次漏辨认，则3电路不输出脉冲信号，维持状态保持不变。若辨认器持续浮现三次漏辨认，则3电路输出一种脉冲信号，使维持状态变为捕获态，重新捕获帧同步码。 不难看出，若辨认器第一次输出的脉冲信号为假辨认信号（即初次捕获到的是信息数据中与帧同步码完全相似的码元序列），则系统将进入错误的同步维持状态，由于本实验系统

54、是持续传播以一帧为周期的周期信号，因此此状态将维持下去，但在实际的信息传播中不会持续传送这种周期信号，因此持续几帧都输出假辨认信号的概率极小，因此这种错误的同步维持状态存在的时间是短暂的。 固然，同步保护器中的3电路的分频比也可以设立为其他值，此值越大，在维持状态下容许的辨认器的漏辨认概率也越大。在维持态下对同步信号的保护措施称为前方保护，在捕获态下的同步保护措施称为后方保护。本同步器中捕获态下的高门限属于后方保护措施之 一，它可以减少假同步概率，固然还可以采用其他电路措施进行后方保护。低门限及3电路属于前方保护，它可以保护已建立起来的帧同步信号，避免辨认器偶尔浮现的漏辨认导致帧同步器丢失帧同

55、步信号即减少漏同步概率。同步器中的其他保护电路用来减少维持态下的假同步概率。 四、实验环节 1、熟悉数字信源模块和帧同步模块，用实验导线连接数字信号源和帧同步的NRZ OUT和S IN、BS OUT和BS IN，打开电源开关和数字信源模块数字锁相环及位同步模块帧同步模块开关。 2、观测同步器的维持态（同步态） 将数字信源模块的帧同步码开关（左边的8位微动开关）置于111 0010状态 (110010为帧同步码，是无定义位，可任意置“1”或置“0”)，K2、K3置于任意状态（但不要浮现与1110010相似或只差一位的码序列），示波器CH1接NRZ-OUT，CH2分别接GAL、24、TH及FS-O

56、UT，观测并纪录上述信号波形（注意：TH为0电平，帧同步模块的批示灯熄）。使信源帧同步码（注意是K4的第2位到第8位）中错一位，重新作上述观测，此时GAL、24、TH、FS-OUT应不变。使信源帧同步码再错一位重作上述观测，此时同步器应转入捕获态，仅24波形不变（为什么，请思考）。 3、观测同步器的捕获态（失步态） 先断开帧同步模块输入信号S-IN，然后使信源帧同步码只错一位，数据代码中不浮现111 0010序列，然后接通帧同步模块输入信号，则同步器处在失步态。示波器CH1接NRZ-OUT，CH2分别接GAL、24、TH及FS-OUT，观测并记录上述信号波形。使帧同步码恢复为1110010，观

57、测24信号相对于NRZ-OUT信号的相位变化，分析同步器从失步态转为同步态的过程。 4、观测辨认器假辨认现象及同步保护器的保护作用。 将K4置于1110010状态，K2、K3不浮现1110010状态，同步器处在同步状态后，再使K2或K3浮现1110010状态（或与1110010状态有一位不同），示波器CH1接NRZ-OUT，CH2分别接GAL和FS-OUT，观测辨认器假辨认现象及同步保护电路的保护作用。 五、实验报告规定 1. 根据实验成果，画出同步器处在同步状态及失步状态时同步器各点波形。 2. 本实验中同步器由同步态转为捕获态时24信号相位为什么不变？ 3. 同步保护电路是如何使假辨认信号

58、不形成假同步信号的？ 4. 试设计一种后方保护电路，使辨认器持续两帧有信号输出且这两个辨认脉冲的时间间隔为一帧时，同步器由失步态转为同步态。实验三 模拟信号数字化及其调制解调实验一、实验目的 1. 掌握PCM编译码原理。 2. 掌握PCM基带信号的形成过程及分接过程。 3. 掌握语音信号PCM编译码系统的动态范畴和频率特性的定义及测量措施。 二、实验内容 1. 用示波器观测两路音频信号的编码成果，观测PCM基群信号。 2. 变化音频信号的幅度，观测和测试译码器输出信号的信噪比变化状况。3. 变化音频信号的频率，观测和测试译码器输出信号幅度变化状况。 三、基本原理 1. 点到点PCM多路电话通信

59、原理 脉冲编码调制(PCM)技术与增量调制(M)技术已经在数字通信系统中得到广泛应用。当信道噪声比较小时一般用PCM，否则一般用M。目前速率在155MB如下的准同步数字系列(PDH)中，国际上存在A律和律两种PCM编译码原则系列，在155MB以上的同步数字系列(SDH)中，将这两个系列统一起来，在同一种级别上两个系列的码速率相似。而M在国际上无统一原则，但它在通信环境比较恶劣时显示了巨大的优越性。 点到点PCM多路电话通信原理可用图3-1表达。对于基带通信系统，广义信道涉及传播媒质、收滤波器、发滤波器等。对于频带系统，广义信道涉及传播媒质、调制器、解调器、发滤波器、收滤波器等。图3-1 点到点PCM多路电话通信原理框图本实验模块可以传播两路话音信号。采用MC145503编译器，它涉及了图3-6中的