《S3C44B0X硬件结构及功能》由会员分享，可在线阅读，更多相关《S3C44B0X硬件结构及功能（183页珍藏版）》请在装配图网上搜索。
1、本章主要介绍了本章主要介绍了S3C44B0X的体系结的体系结构及各种功能接口，主要包括以下内容：构及各种功能接口，主要包括以下内容：1.存储器管理存储器管理2.系统总线及时钟系统总线及时钟3.中断管理中断管理4.DMA、I/O口、定时器、口、定时器、A/D、I2C、SPI等接口结构等接口结构2.时钟控制寄存器时钟控制寄存器时钟控制寄存器如表时钟控制寄存器如表4-13所示。所示。时钟控制寄存器表时钟控制寄存器表返回返回返回返回返回返回SBUSCON寄存器寄存器SBUSCON返回返回图图4-5 ZDMA 控制器框图控制器框图 返回返回图4-6 BDMA 控制器框图 返回返回出出出出返回返回返回返回
2、PF数据寄存器数据寄存器PF口上拉寄存器口上拉寄存器返回返回返回返回定时器时钟源输出定时器时钟源输出返回返回返回返回TCFG0配置寄存器定义配置寄存器定义返回返回返回返回返回返回狗定时器控制寄存器狗定时器控制寄存器返回返回返回返回RTC寄存器定义寄存器定义返回返回返回返回返回返回返回返回返回返回返回返回返回返回返回返回返回返回返回返回EINT0,1,2,3EINT4/5/6/7TICKZDMA0,ZDMA1BDMA0,BDMA1WDTUSRR0/1TIMER0,1,2,3TIMER4,5RxD0,1IIC,SIOTXD0,1SGA,B,C,DSGKA,BSGA,B,C,DSGKA,BSGA,B
3、,C,DSGKA,BSGA,B,C,DSGKA,BmGA,B,C,DmGKA,BRTCADCmGKAmGKBmGAmGBmGCmGDARM IRQ返回返回信号信号输入输入/输出输出（I/O）描述描述总总线线控控制制OM1：0I设置设置S3C44BOX测试模式和确定测试模式和确定n GCSO（自举（自举ROM/BANKO）的总线宽度，逻辑电平在复位期间）的总线宽度，逻辑电平在复位期间由这些管脚的上拉下拉电阻确定。由这些管脚的上拉下拉电阻确定。00：8位位01：16位位10：32位位11：测试：测试ADDR24：0O地址总线，输出相应地址总线，输出相应bank的存储器地址的存储器地址DATA31：0I/O数据总线，总线宽度可编程为数据总线，总线宽度可编程为8/16/32位位nGCS7:0O芯片选择，当存储器地址在相应段的地址区域时被芯片选择，当存储器地址在相应段的地址区域时被激活。存储周期和段尺寸可编程激活。存储周期和段尺寸可编程nWEO写允许信号，指示当前的总线周期为写周期写允许信号，指示当前的总线周期为写周期演讲完毕，谢谢观看！
S3C44B0X硬件结构及功能
