数字系统设计与VerilogHDLPPT学习教案

《数字系统设计与VerilogHDLPPT学习教案》由会员分享，可在线阅读，更多相关《数字系统设计与VerilogHDLPPT学习教案（27页珍藏版）》请在装配图网上搜索。

1、会计学1数字数字(shz)系统设计与系统设计与VerilogHDL第一页，共27页。第1页/共27页第二页，共27页。第第1章章 EDA技术技术(jsh)概述概述1.1 EDA技术及其发展技术及其发展1.2 Top-down设计与设计与IP核复用核复用(f yn)1.3 数字设计的流程数字设计的流程1.4 常用的常用的EDA软件工具软件工具1.5 EDA技术的发展趋势技术的发展趋势第2页/共27页第三页，共27页。EDA（Electronic Design Automation）就是以计算机为工作平台，以就是以计算机为工作平台，以EDA软件工具为开发环境软件工具为开发环境(hunjng)，以，

2、以PLD器件或者器件或者ASIC专用集成电路为目标专用集成电路为目标器件设计实现电路系统的一种技术。器件设计实现电路系统的一种技术。1.1 EDA技术技术(jsh)及其发展及其发展第3页/共27页第四页，共27页。EDA技术技术(jsh)的应用范畴的应用范畴第4页/共27页第五页，共27页。EDA技术技术(jsh)的新发展的新发展（1）电子技术各个领域全方位融入）电子技术各个领域全方位融入EDA技术。技术。（2）IP（Intellectual Property）核在电子设计领域得到了）核在电子设计领域得到了广泛的应用。广泛的应用。（3）嵌入式微处理器软核的出现，更大规模的）嵌入式微处理器软核的

3、出现，更大规模的FPGA/CPLD器件的不断推出，使得器件的不断推出，使得SoPC（System on Programmable Chip，可编程芯片，可编程芯片(xn pin)系统）步入实系统）步入实用化阶段。用化阶段。（4）用）用FPGA实现完全硬件的实现完全硬件的DSP（数字信号处理）处理（数字信号处理）处理成为可能。成为可能。（5）在设计和仿真两方面支持标准硬件描述语言的）在设计和仿真两方面支持标准硬件描述语言的EDA软软件不断推出，系统级、行为验证级硬件描述语言的出现使得件不断推出，系统级、行为验证级硬件描述语言的出现使得复杂电子系统的设计和验证更加高效。复杂电子系统的设计和验证更加

4、高效。第5页/共27页第六页，共27页。（1）采用硬件）采用硬件(yn jin)描述语言（描述语言（HDL）进行设计进行设计（2）逻辑综合与优化）逻辑综合与优化（3）开放性和标准化）开放性和标准化（4）更完备的库（）更完备的库（Library）第6页/共27页第七页，共27页。1.2 Top-down设计设计(shj)与与IP核复用核复用1.2.1 Top-down设计设计(shj)1.2.2 Bottom-up设计设计(shj)1.2.3 IP复用技术与复用技术与SOC第7页/共27页第八页，共27页。1.2.1 Top-down设计设计(shj)Top-down的设计的设计须经过须经过“设

5、计设计验证验证修改修改(xigi)设设计计再验证再验证”的过程的过程，不断反复，直到，不断反复，直到结果能够实现所要结果能够实现所要求的功能，并在速求的功能，并在速度、功耗、价格和度、功耗、价格和可靠性方面实现较可靠性方面实现较为合理的平衡。为合理的平衡。第8页/共27页第九页，共27页。1.2.2 Bottom-up设计设计(shj)第9页/共27页第十页，共27页。IP（Intellectual Property）：原来的含义是指知识）：原来的含义是指知识产权、著作权，在产权、著作权，在IC设计领域指实现某种功能设计领域指实现某种功能(gngnng)的设计。的设计。IP核（核（IP模块）：

6、指功能模块）：指功能(gngnng)完整，性能指完整，性能指标可靠，已验证的、可重用的电路功能标可靠，已验证的、可重用的电路功能(gngnng)模块。模块。IP复用（复用（IP reuse）1.2.3 IP复用技术与复用技术与SoC第10页/共27页第十一页，共27页。软软IP-IP-用用VHDLVHDL等硬件描述语言描述的功能块，但是并等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些不涉及用什么具体电路元件实现这些(zhxi)(zhxi)功能。功能。固固IP-完成完成(wn chng)了综合的功能块。了综合的功能块。硬硬IP-供设计供设计(shj)的最终阶段产品：掩膜。的最

7、终阶段产品：掩膜。IP核与核与SoC设计设计第11页/共27页第十二页，共27页。SoC：SYSTEM on a CHIP第12页/共27页第十三页，共27页。1.3 数字数字(shz)设计的流程设计的流程 基于基于FPGA/CPLD的数字的数字(shz)系统系统设计流程设计流程 第13页/共27页第十四页，共27页。1.原理图输入原理图输入(shr)(Schematic diagrams)2、硬件描述语言、硬件描述语言(HDL文本输入文本输入(shr)设计设计(shj)(shj)输入输入（1）ABEL-HDL（2）AHDL（3）VHDL（4）Verilog HDLIEEE标准标准(biozh

8、n)硬件描述语言与软件编程语言有本质的区别硬件描述语言与软件编程语言有本质的区别第14页/共27页第十五页，共27页。综合综合(zngh)（Synthesis）将较高层次的设计描述自动转化为较低层次描述的过程将较高层次的设计描述自动转化为较低层次描述的过程行为行为(xngwi)综合：从算法表示、行为综合：从算法表示、行为(xngwi)描述转换到寄存器传描述转换到寄存器传输级（输级（RTL）逻辑综合：逻辑综合：RTL级描述转换到逻辑门级（包括触发器）级描述转换到逻辑门级（包括触发器）版图综合或结构综合：从逻辑门表示转换到版图表示，或转换到版图综合或结构综合：从逻辑门表示转换到版图表示，或转换到P

9、LD器件的配置网表表示器件的配置网表表示 综合器是能自动实现上述转换的软件工具，是能将原理图或综合器是能自动实现上述转换的软件工具，是能将原理图或HDL语语言描述的电路功能转化为具体电路网表的工具言描述的电路功能转化为具体电路网表的工具第15页/共27页第十六页，共27页。C、ASM.程序程序(chngx)CPUCPU指令指令/数据数据(shj)(shj)代码：代码：010010 100010 1100010010 100010 1100软件程序编译器软件程序编译器 COMPILER软件软件(run jin)编译器和硬件综合器区编译器和硬件综合器区别别VHDL/VERILOG.程序程序 硬件描

10、述语言硬件描述语言 综合器综合器 SYNTHESIZERSYNTHESIZER为为ASICASIC设计提供的设计提供的 电路网表文件电路网表文件（a）软件语言设计目标流程）软件语言设计目标流程（b）硬件语言设计目标流程）硬件语言设计目标流程第16页/共27页第十七页，共27页。布局布局(bj)布线布线布局布线可理解为将综合生成的电路逻辑网表映射到具体的目布局布线可理解为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程标器件中实现，并产生最终的可下载文件的过程(guchng)。布。布局布线将综合后的网表文件针对某一具体的目标器件进行逻辑局布线将综合后的网表文件针对

11、某一具体的目标器件进行逻辑映射，把整个设计分为多个适合器件内部逻辑资源实现的逻辑映射，把整个设计分为多个适合器件内部逻辑资源实现的逻辑小块，并根据用户的设定在速度和面积之间做出选择或折中；小块，并根据用户的设定在速度和面积之间做出选择或折中；布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置布局是将已分割的逻辑小块放到器件内部逻辑资源的具体位置，并使它们易于连线；布线则是利用器件的布线资源完成各功，并使它们易于连线；布线则是利用器件的布线资源完成各功能块之间和反馈信号之间的连接。能块之间和反馈信号之间的连接。第17页/共27页第十八页，共27页。仿真仿真(fn zhn)（Simulatio

12、n）功能功能(gngnng)仿真（仿真（Function Simulation）时序仿真（时序仿真（Timing Simulation）仿真是对所设计仿真是对所设计(shj)(shj)电路的功能的验电路的功能的验证证第18页/共27页第十九页，共27页。编程配置编程配置(pizh)把适配后生成的编程文件装入到把适配后生成的编程文件装入到PLD器件中的过程称为器件中的过程称为下载。下载。通常将对基于通常将对基于(jy)EEPROM工艺的非易失结构工艺的非易失结构PLD器器件的下载称为编程（件的下载称为编程（Program），将基于），将基于(jy)SRAM工工艺结构的艺结构的PLD器件的下载称为

13、配置（器件的下载称为配置（Configure）。）。第19页/共27页第二十页，共27页。1.4 常用常用(chn yn)的的EDA软件软件工具工具集成的集成的 FPGA/CPLD FPGA/CPLD开发工具开发工具逻辑综合逻辑综合(zngh)(zngh)器器仿真工具仿真工具其他设计工具其他设计工具第20页/共27页第二十一页，共27页。集成集成(j chn)的的FPGA/CPLD开发工开发工具具 第21页/共27页第二十二页，共27页。逻辑逻辑(lu j)综合器（综合器（Synthesizer）第22页/共27页第二十三页，共27页。仿真仿真(fn zhn)工具（工具（simulation

14、tools）第23页/共27页第二十四页，共27页。1 1高性能的高性能的EDAEDA工具将得到进一步发展工具将得到进一步发展 超大规模集成电路的集成度和工艺水平不断提高。超大规模集成电路的集成度和工艺水平不断提高。市场对系统市场对系统(xtng)(xtng)的集成度不断提出更高的要求。的集成度不断提出更高的要求。高性能的高性能的EDAEDA工具，其自动化和智能化程度不断提高，为嵌入工具，其自动化和智能化程度不断提高，为嵌入式系统式系统(xtng)(xtng)设计提供了功能强大的开发环境。设计提供了功能强大的开发环境。计算机硬件平台性能大幅度提高，为复杂的计算机硬件平台性能大幅度提高，为复杂的

15、SoCSoC设计提供了物设计提供了物理基础。理基础。第24页/共27页第二十五页，共27页。2EDA技术将促使技术将促使ASIC和和FPGA逐步走向融逐步走向融合合(rngh)3EDA技术的应用领域将越来越广泛技术的应用领域将越来越广泛 第25页/共27页第二十六页，共27页。1.1 谈谈自己对谈谈自己对EDA技术的认识。技术的认识。1.2 现代现代EDA技术的特点有哪些？技术的特点有哪些？1.3 什么是什么是Top-down设计方式？设计方式？1.4 数字系统的实现方式有哪些？各有什么优缺点？数字系统的实现方式有哪些？各有什么优缺点？1.5 什么是什么是IP复用技术，复用技术，IP核对核对E

16、DA技术的应用和发展有什么意技术的应用和发展有什么意义？义？1.6 用硬件描述语言设计数字电路有什么优势？用硬件描述语言设计数字电路有什么优势？1.7 结合自己的使用情况谈谈对结合自己的使用情况谈谈对EDA工具的认识。工具的认识。1.8 基于基于FPGA/CPLD的数字系统设计流程包括哪些步骤？的数字系统设计流程包括哪些步骤？1.9 什么是综合，常用的综合工具有哪些？什么是综合，常用的综合工具有哪些？1.10 功能功能(gngnng)仿真与时序仿真有什么区别？仿真与时序仿真有什么区别？1.11 FPGA与与ASIC在概念上有什么区别？在概念上有什么区别？习习 题题 1 第26页/共27页第二十七页，共27页。