计算机组成原理习题解答

《计算机组成原理习题解答》由会员分享，可在线阅读，更多相关《计算机组成原理习题解答（95页珍藏版）》请在装配图网上搜索。

1、第1页，共95页。2第一章第一章 计算机系统概论计算机系统概论第2页，共95页。3冯诺依曼计算机的主要设计思想是：冯诺依曼计算机的主要设计思想是：存储程序并按地址顺序执行。存储程序并按地址顺序执行。冯诺依曼计算机主要包括：冯诺依曼计算机主要包括：存储器、运算器、控制器、输入和输出五局部组成。存储器、运算器、控制器、输入和输出五局部组成。1.4 冯诺依曼型计算机的主要设计思想是什么？冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成局部？它包括哪些主要组成局部？第3页，共95页。41.5 什么是存储容量？什么是单元地址？什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？什么是数据

2、字？什么是指令字？存储容量存储容量存储器所能保存二进制数据的总数，常用单位为存储器所能保存二进制数据的总数，常用单位为KB、MB等。等。单元地址单元地址用于识别存储器中每个存储单元的编号，即单元地址。用于识别存储器中每个存储单元的编号，即单元地址。数据字数据字表示计算机所要处理数据的计算机字，称为数据字。表示计算机所要处理数据的计算机字，称为数据字。指令字指令字表示一条指令的计算机字，称为指令字。表示一条指令的计算机字，称为指令字。第4页，共95页。5 指令：指令：由操作码和操作数两局部构成，能够表示计算机中的一由操作码和操作数两局部构成，能够表示计算机中的一个根本操作的代码或二进制串。个根本

3、操作的代码或二进制串。程序：程序：用于求解某一问题的一串指令序列，称为该问题的计算程序，用于求解某一问题的一串指令序列，称为该问题的计算程序，简称为程序。简称为程序。1.6 什么是指令？什么是程序？什么是指令？什么是程序？第5页，共95页。61.7 指令和数据均存放在内存中，计算机如何区分它们指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？是指令还是数据？计算机对指令和数据的区分是依靠指令的执行阶段来计算机对指令和数据的区分是依靠指令的执行阶段来决定的；决定的；在取指阶段，从存储器中读取的均是在取指阶段，从存储器中读取的均是CPU要执行的指令；要执行的指令；在执行阶段，从存储器中读

4、取的一定是指令执行所需要的操在执行阶段，从存储器中读取的一定是指令执行所需要的操作数；作数；第6页，共95页。71.8 什么是内存？什么是外存？什么是什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。什么是适配器？简述其功能。内存：内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，用于存放系统当前运行所需要的程序和数据的半导体存储器，称为内存储器，简称称为内存储器，简称内存内存；外存：外存：用于存放程序和数据，但不能被用于存放程序和数据，但不能被CPU直接访问的大容量存储器，直接访问的大容量存储器，称为外存储器，简称为称为外存储器，简称为外存外存；外存一般包括磁盘存储器

5、和光盘存储器。外存一般包括磁盘存储器和光盘存储器。CPU：运算器和控制器合称为中央处理器，简称运算器和控制器合称为中央处理器，简称CPU。适配器：适配器：主机和不同速度的外设之间的一种部件，用于主机和外设之间主机和不同速度的外设之间的一种部件，用于主机和外设之间的信息转换。的信息转换。第7页，共95页。8第二章第二章 运算方法和运算器运算方法和运算器第8页，共95页。92.1 用用8位编码表示以下各整数的原码、反码、补码。位编码表示以下各整数的原码、反码、补码。真值真值原码原码反码反码补码补码-35-010 00111010 00111101 11001101 1101127+111 1111

6、0111 11110111 11110111 1111-127-111 11111111 11111000 00001000 0001-1-000 00011000 00011111 11101111 1111第9页，共95页。10 假设假设a7 0，那么，那么X为正数，显然为正数，显然a6 a0取任何值，取任何值，X均大于均大于-0.5。假设假设a7 1，那么，那么X为负数，为负数，X移移0.a6 a5 a0 0.5D=0.100000B，那么，那么0.5D 移移 假设要假设要X0.5，即等价于，即等价于X移移 0.5D 移移 即即0.a6 a5 a00.100000，因此必须是，因此必须是

7、a5 a2不全为不全为0 结论：结论：如果如果a7 0，a6 a0取任何值均可；取任何值均可；如果如果a7 1，必须满足，必须满足a6=1 且且a5 a0不全为不全为0。2.2 设设X补补a7.a6 a5 a0，其中，其中ai 取取0或或1，假设要假设要X-0.5，求，求a0 a1 a2 a6 的取值。的取值。第10页，共95页。111最大值最大正数最大值最大正数机器数形式：机器数形式：0 1111 1111 111 1111 1111 1111 1111 1111真值：真值：(1-2-23)*2127二进制表示：二进制表示：x=(1-0.0000 0000 0000 0000 0000 00

8、1)*2111 1111 2最小值最小负数最小值最小负数机器数形式：机器数形式：1 1111 1111 000 0000 0000 0000 0000 0000真值：真值：1*2127二进制表示：二进制表示：x=-1*2111 1111 2.3 有一个字长为有一个字长为32位的浮点数，符号位位的浮点数，符号位1位；阶码位；阶码8位，用移码表位，用移码表示；尾数示；尾数23位，用补码表示；基数为位，用补码表示；基数为2。请写出：请写出：(1)最大数的二进制表示最大数的二进制表示(2)最小数的二进制表示最小数的二进制表示(3)规格化数所能表示的数的范围。规格化数所能表示的数的范围。1位数符位数符S

9、8位阶码位阶码E23位尾数位尾数M机器数格式机器数格式第11页，共95页。123规格化数表示范围规格化数表示范围 最大正数：最大正数：0 1111 1111 111 1111 1111 1111 1111 1111 即即 x=(1-2-23)*2127 最小正数：最小正数：0 0000 0000 100 0000 0000 0000 0000 0000 即即 x=2-1*2-128 最大负数：最大负数：1 0000 0000 011 1111 1111 1111 1111 1111 即即 x=-(2-1+2-23)*2-128 最小负数：最小负数：1 1111 1111 000 0000 00

10、00 0000 0000 0000 即即 x=1*2127 所以规格化数的正数范围为：所以规格化数的正数范围为：2-129(1-2-23)*2127，负数范围为：负数范围为：2127-(2-1+2-23)*2-128尾数为补码：尾数为补码：必须使最高数值位和符号位相反必须使最高数值位和符号位相反第12页，共95页。13 (1)27/64=27(1/64)=(0001 1011)2*2-6=0.011011B=1.1011 2-2 e=2，那么，那么Ee127125 规格化数为规格化数为 (2)27/64=0.011011B=1.1011 2-2 规格化数为规格化数为符号位符号位阶码阶码(8)尾

11、数尾数(23)00111 11011011 0000 0000 0000 0000 000符号位符号位阶码阶码(8)尾数尾数(23)10111 11011011 0000 0000 0000 0000 0002.4 将以下十进制数表示成将以下十进制数表示成IEEE754标准的标准的32位浮点规格化数。位浮点规格化数。(1)27/64 (2)27/64第13页，共95页。14(1)x补补00 11011 ，y补补00 00011 x+y补补00 11110，未溢出，未溢出(2)x补补00 11011 ，y补补11 01011 x+y补补00 00110，未溢出，未溢出(3)x补补11 01010

12、 ，y补补11 11111 x+y补补 11 01001，未溢出，未溢出2.5 x和和y，用变形补码计算，用变形补码计算xy，同时指出结果是否溢出。，同时指出结果是否溢出。(1)x=11011 y=00011 (2)x=11011 y=10101 (3)x=10110 y=00001 00 11011)00 0001100 1111000 11011)11 0101100 0011011 01010)11 1111111 01001第14页，共95页。15(1)x补补00 11011 ，y补补00 11111 xy补补 01 11010，溢出上溢，溢出上溢(2)x补补00 10111 ，y补补

13、00 11011，y补补11 00101 xy补补 11 11100，未溢出，未溢出(3)x补补00 11011 ，y补补11 01101，y补补00 10011 xy补补 01 01110，溢出上溢，溢出上溢2.6 x和和y，用变形补码计算，用变形补码计算xy，同时指出结果是否溢出。，同时指出结果是否溢出。(1)x=11011 y=11111(2)x=10111 y=11011 (3)x=11011 y=1001100 11011)00 1111101 1101000 10111)11 0010111 1110000 11011)00 1001101 01110第15页，共95页。16 1

14、1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 1 11 1 0 1 11 1 0 1 0 0 0 1 0 1 1 1 1 1 1(1)输入数据的原码：输入数据的原码：x原原0 11011 y原原1 11111 符号位单独运算：符号位单独运算：0 11 算前求补器输出：算前求补器输出：|x|=11011|y|=10011 乘法阵列乘法阵列：|x|y|1 1 0 1 0 0 0 1 0 1 加上乘积符号位加上乘积符号位1，得，得xy原原 1 1101000101 即即x y=11010001012.7 用原码阵列乘法器、补码阵列乘法器分别计算用原码阵列乘法器、补码阵列乘法器分

15、别计算xy。(1)x11011 y11111(2)x11111 y11011 1 1 0 1 1第16页，共95页。17 输入数据的原码：输入数据的原码：x原原 1 11111 y原原 1 11011 符号位单独运算符号位单独运算 1 10 算前求补器输出：算前求补器输出：|x|=11111|y|=11011 乘法阵列乘法阵列：|x|y|1 1 0 1 0 0 0 1 0 1 加上乘积符号位加上乘积符号位0，得，得xy原原 0 1101000101 即即xy=1101000101(2)x11111 y11011 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 11

16、1 1 1 11 1 0 1 0 0 0 1 0 1 1 1 0 1 11 1 1 1 1第17页，共95页。18(1)x=2-0110.100101 y=2-010(-0.011110)(2)x=2-101(-0.010110)y=2-1002.9 设阶码设阶码3位，尾数位，尾数6位，按浮点数运算方法，完成位，按浮点数运算方法，完成以下取值的以下取值的x+y、x-y运算：运算：第18页，共95页。19(1-1)x=2-0110.100101，y=2-010(-0.011110)，求，求x+y 设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采

17、用单符号位，那么那么x、y的浮点数表示为的浮点数表示为x浮浮 11 101，0.100101 y浮浮 11 110，求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补11 101 00 01011 111 修改后的修改后的x表示为：表示为：x浮浮 11 110，1 尾数求和尾数求和Mx+My 1.1 1 0 1 0 0(1)1.1 1 0 1 0 0(1)+1.1 0 0 0 1 00.0 1 0 0 1 0(1)E 1，应修改，应修改x第19页，共95页。20 规格化处理：规格化处理：Mx+My 1.1 1 0 1 0 0(1)E 11 110 规格化之后的结果为：规格化之后的结果为：Mx

18、+My 1.0 1 0 0 1 00，E 11 100 舍入处理：舍入处理：采用采用0舍舍1入法，舍去入法，舍去0 判断溢出：判断溢出：E 11 100 -4，不溢出，不溢出 故得最终结果为故得最终结果为 xy2100符号位与数值位一样，应左规符号位与数值位一样，应左规2位位第20页，共95页。21 设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，那么那么x、y的浮点数表示为的浮点数表示为x浮浮 11 101，0.100101 y浮浮 11 110，求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补11 101 00 01011

19、 111 修改后的修改后的x表示为：表示为：x浮浮 11 110，1 尾数求差尾数求差MxMy Mx补补 My补补 0.1 1 0 0 0 0(1)0.1 1 0 0 0 0(1)+0.0 1 1 1 1 00.0 1 0 0 1 0(1)E 1，应修改，应修改xMy补补 0.011110(1-2)x=2-0110.100101，y=2-010(-0.011110)，求，求x-y第21页，共95页。22 规格化处理：规格化处理：Mx My 0.1 1 0 0 0 0(1)E 11 110 舍入处理：舍入处理：采用采用0舍舍1入法入法那么那么Mx My 0.1 1 0 0 0 1 判断溢出：判断

20、溢出：E 11 100 -2，不溢出，不溢出 故得最终结果为故得最终结果为 xy 2010满足规格化要求满足规格化要求0.1 1 0 0 0 1+10.1 1 0 0 0 0第22页，共95页。23 设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，那么那么x、y的浮点数表示为的浮点数表示为x浮浮 11 011，y浮浮 11 100，求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补 11 011 00 10011 111修改后的修改后的x表示为：表示为：x浮浮 11 100，0 尾数求和尾数求和Mx+My 0.0 0 1 0 1

21、 1 0(2-1)x=2-101(-0.010110)y=2-1000.010110，求，求x+y0.0 0 1 0 1 1 0+0.0 1 0 1 1 01.1 1 0 1 0 1 0E 1，应修改，应修改x第23页，共95页。24 规格化处理：规格化处理：Mx+My 0.0 0 1 0 1 1 0 E 11 100 规格化之后的结果为：规格化之后的结果为：Mx+My 0.1 0 1 0 0 00，E 11 010 舍入处理：舍入处理：采用采用0舍舍1入法，舍去入法，舍去0 判断溢出：判断溢出：E 11 010 -6，不溢出，不溢出 故得最终结果为故得最终结果为 xy 2110符号位与数值位

22、一样，应左规符号位与数值位一样，应左规2位位第24页，共95页。25 设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，设两数均以补码表示，阶码采用双符号位，尾数采用单符号位，那么那么x、y的浮点数表示为的浮点数表示为x浮浮 11 011，y浮浮 11 100，求阶差并对阶求阶差并对阶 EExEyEx补补Ey补补 11 011 00 10011 111修改后的修改后的x表示为：表示为：x浮浮 11 100，0 尾数求差尾数求差MxMy Mx补补 My补补 1.0 1 1 1 1 1 0(2-2)x=2-101(-0.010110)y=2-1000.010110，求，求x-y1.0 1 1

23、 1 1 1 0+1.1 0 1 0 1 01.1 1 0 1 0 10E 1，应修改，应修改xMy补补1.101010 第25页，共95页。26 规格化处理：规格化处理：Mx+My 1.0 1 1 1 1 1 0 E 11 100 舍入处理：舍入处理：采用采用0舍舍1入法，舍去入法，舍去0 判断溢出：判断溢出：E 11 100 -4，不溢出，不溢出 故得最终结果为故得最终结果为 xy 2100满足规格化要求满足规格化要求第26页，共95页。2712313/16 24-9/1622-213/322315/162.10 设数的阶码设数的阶码3位，尾数位，尾数6位，用浮点运算方法，计位，用浮点运算

24、方法，计算以下各式：算以下各式：第27页，共95页。2812313/16 24-9/16 x=2313/16=0.1101002021y=24(-9/16)=-0.1001002100 设两数均以补码表示，阶码采用移码双符号位，尾数采用补码单符设两数均以补码表示，阶码采用移码双符号位，尾数采用补码单符号位，那么号位，那么x、y的浮点数表示为的浮点数表示为x浮浮 01 011，y浮浮 01 100，(1)阶码求和阶码求和EE移移E移移E补补 01 01100 10001 1110 1 0 1 10 1 1 1 1 0 0 1 0 0+7第28页，共95页。29(2)尾数乘法运算：尾数乘法运算：M

25、补补M补补 0.110100补补1.011100补补 1.011101，010000补补(3)规格化处理规格化处理 M补补M补补 1.011101，010000补补(4)舍入处理：舍入处理：运算结果尾数保存高运算结果尾数保存高7位位(含符号位含符号位)那么尾数为那么尾数为1.011101(010000)。最终相乘结果为最终相乘结果为浮浮 01 111，1.011101 其真值为其真值为27(0.100011)满足规格化要求满足规格化要求舍去舍去第29页，共95页。3022-213/322315/16 x=2-213/32=0.0110102-010y=2315/16 =0.1111002021

26、 设两数均以补码表示，阶码采用移码双符号位，尾数采用补码设两数均以补码表示，阶码采用移码双符号位，尾数采用补码单符号位，那么单符号位，那么x、y的浮点数表示为的浮点数表示为x浮浮 00 110，y浮浮 01 011，(1)阶码求差阶码求差EE移移E移移 E补补 00 110 11 10100 0110 0 1 1 00 0 0 1 1 1 1 1 0 15第30页，共95页。31(2)尾数乘法运算：尾数乘法运算：M补补 M补补 0.011010补补0.111100补补 0.000011 011101补补(3)规格化处理规格化处理 M补补M补补 0.000011 011101补补那么那么M补补M

27、补补 0.110111 01补补 E 01 001+-4补补 00 011+11 100 11 111(4)舍入处理：舍入处理：运算结果尾数保存高运算结果尾数保存高7位位(含符号位含符号位)那么尾数为那么尾数为0.110111(01)。(5)判断溢出：判断溢出：E 11 111x y产生溢出，结果无意义。产生溢出，结果无意义。符号位与最高数值位一样，需符号位与最高数值位一样，需要左规要左规4位位下溢下溢第31页，共95页。32第三章第三章 存储系统存储系统第32页，共95页。33(1)该存储器能存储多少个字节的信息？该存储器能存储多少个字节的信息？存储容量存储容量=存储单元个数每单元字节数存储

28、单元个数每单元字节数=(2)如果存储器由如果存储器由512K8位位SRAM芯片组成，需要多少片？芯片组成，需要多少片？由由512K8位的芯片构成位的芯片构成1M32位的存储器，需要做字位扩展；位的存储器，需要做字位扩展；其中，位扩展其中，位扩展需要需要4片根本芯片构成片根本芯片构成512K32位的存储组；位的存储组；字扩展字扩展需要需要2组存储组构成组存储组构成1M32位的存储器；位的存储器；因此共需要因此共需要24=8片片(3)需要多少为地址作芯片选择？需要多少为地址作芯片选择？字扩展时使用了字扩展时使用了2组存储组，因此只需组存储组，因此只需1位地址做芯片选择位地址做芯片选择，每次，每次同

29、时选择同时选择4片位扩展的根本芯片。片位扩展的根本芯片。4 4M M字字节节8 83 32 2*2 22 20 08片8片4 4*2 28 8*512K512K3232*1024K1024K3.1 设有一个具有设有一个具有20位地址和位地址和32位字长的存储器，问位字长的存储器，问：第33页，共95页。343.2 某某64位机主存采用半导体存储器，其地址码为位机主存采用半导体存储器，其地址码为26位，假设使用位，假设使用256K16位的位的DRAM芯片组成该机所允许的最大主存空间，并选用芯片组成该机所允许的最大主存空间，并选用模块板构造形式，问：模块板构造形式，问：(1)假设每个模块板为假设每

30、个模块板为1024K64位，共需几个模块板？位，共需几个模块板？(2)每个模块板内共有多少每个模块板内共有多少DRAM芯片？芯片？(3)主存共需多少主存共需多少DRAM芯片？芯片？CPU如何选择各模块板？如何选择各模块板？主存共需主存共需6416=1024块块 由高位地址选模块，由高位地址选模块，A0A19用于地址线，用于地址线，A20A25用于译码控用于译码控制。制。6 64 4个个模模块块2 26 64 4*2 26 64 4*2 26 62 20 02 26 61 16 61 16 6*2 2*2 26 64 4*2 28 81 10 02 20 0个芯片第34页，共95页。35(1)画

31、出该存储器的组成逻辑框图。画出该存储器的组成逻辑框图。由由16K8位的芯片构成位的芯片构成64K32位的存储器，共需位的存储器，共需16片根本芯片，片根本芯片，其中每其中每4片构成一个存储组，存储器共由片构成一个存储组，存储器共由4个存储组构成；个存储组构成；因此，因此，4个存储组的片选信号应由最高两位地址个存储组的片选信号应由最高两位地址A14和和A15产生；产生；该存储器的组成逻辑框图如下：该存储器的组成逻辑框图如下：3.3 用用16K8位的位的DRAM芯片构成芯片构成64K32位存储器，问：位存储器，问：2:4译码器A14A15CS3CS2CS0CS1A13A0D0D7/WE第35页，共

32、95页。36(2)设存储器读设存储器读/写周期为写周期为0.5us，CPU在在1us内至少要访问一次。内至少要访问一次。试问：采用哪种刷新方式比较合理？试问：采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？由于由于16K8位的位的DRAM芯片内部用芯片内部用128(1288)的矩阵构成的矩阵构成 假设采用集中刷新，那么有假设采用集中刷新，那么有128行行 0.5us=64us的死时间，不适的死时间，不适宜；宜；假设采用分散刷新，那么每访存一次需要假设采用分散刷新

33、，那么每访存一次需要1us，也不适宜；，也不适宜；所以采用异步式刷新方式。所以采用异步式刷新方式。刷新时，由于每次刷新存储矩阵的刷新时，由于每次刷新存储矩阵的1行行因此，刷新间隔为：因此，刷新间隔为：2ms/128，如果取作为实际的刷新间隔，那么刷新一遍实际所用时间为：如果取作为实际的刷新间隔，那么刷新一遍实际所用时间为：15.6us128刷新是存储芯片内部的操作，刷新是存储芯片内部的操作，因此各芯片的刷新是同步进因此各芯片的刷新是同步进展的，不需要考虑展的，不需要考虑64K64K3232位存储器位存储器第36页，共95页。37(1)总共需要多少总共需要多少DRAM芯片？芯片？(2)设计此存储

34、体组成框图。设计此存储体组成框图。片328*12832*1024KKCPU3:8译码器Y1Y2Y3Y4Y5Y6Y7Y8D0-D31A0-A16A17-A193.4 有一个有一个1024K32位的存储器，由位的存储器，由128K8位的位的DRAM芯片构成芯片构成第37页，共95页。38 刷新信号周期：存储芯片刷新一行的时间间隔；刷新信号周期：存储芯片刷新一行的时间间隔；128K8的的DRAM芯片，行地址为芯片，行地址为9位，因此，共位，因此，共29=512行；行；异步刷新方式：在一个刷新周期分散地刷新所有行；异步刷新方式：在一个刷新周期分散地刷新所有行；那么刷新信号周期那么刷新信号周期3.4(3

35、)采用异步刷新方式，如单元刷新间隔不超过采用异步刷新方式，如单元刷新间隔不超过8ms，那么，那么刷新信号周期是多少？刷新信号周期是多少？8ms512行行第38页，共95页。393.5 要求用要求用256K16位位SRAM芯片设计芯片设计1024K32位的存储器。位的存储器。SRAM芯片有两个芯片有两个控制端：当控制端：当/CS有效时，该片选中。当有效时，该片选中。当W/R=1时执行读操作，当时执行读操作，当W/R=0时执行时执行写操作。写操作。存储器容量扩展所需总的芯片数为存储器容量扩展所需总的芯片数为：(1024K/256K)(32/16)=8片片CPUY0Y1Y2Y3256k*16RW/R

36、W/256k*16A19A1830 CSCS0CS0CS1CS1CS2CS2CS3CS3CSD31-D16(高16位)D15-D0(低16位)A17-A16RW/第39页，共95页。403.6 用用32K8位的位的EPROM芯片组成芯片组成128K16位的只读存储器，位的只读存储器，试问：试问：1数据存放器多少位？数据存放器多少位？因为系统数据总线为因为系统数据总线为16位，所以数据存放器位，所以数据存放器16位位2地址存放器多少位？地址存放器多少位？因为存储器容量为因为存储器容量为128K，需系统地址总线，需系统地址总线17位，位，所以地址存放器所以地址存放器17位位3共需多少个共需多少个E

37、PROM芯片？芯片？所需芯片总数：所需芯片总数：(128K/32K)(16/8)=8片片第40页，共95页。41CPU地址寄存器数据寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4译码器CS0CS3A16A154系统逻辑图如下：系统逻辑图如下：第41页，共95页。42(1)画出地址译码方案。画出地址译码方案。存储空间的分配如右图：存储空间的分配如右图：需要需要2片片8K8的的RAM芯片进展位扩展，芯片进展位扩展，形成存储组；形成存储组；再需要再需要5组存储组进展字扩展构成组存储组进展字扩展构成40K16的的RAM区区组内地址线

38、为组内地址线为A12A0 用于产生片选信号的地址线为用于产生片选信号的地址线为A15A13可用可用74LS138译码器译码器ROM0000HRAM1RAM2RAM3RAM4RAM56000H8000HA000HC000HE000H4000H3.7 某机器中，配有一个地址空间为某机器中，配有一个地址空间为0000H3FFFH的的ROM区域。区域。现在再用一个现在再用一个RAM芯片芯片8K8形成形成40K16位的位的RAM区域，起始地址为区域，起始地址为6000H。假设假设RAM芯片有芯片有/CS和和/WE信号控制端。信号控制端。CPU的地址总线为的地址总线为A15A0，数据总线为，数据总线为D1

39、5D0，控制信号为，控制信号为R/W、/MREQ，要求：要求：第42页，共95页。432将将ROM与与RAM同同CPU连接。连接。CPUROMRAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*8RAM8K*83:8译码器A13-A15D0-D15A0-A12A A1313第43页，共95页。443.8 设存储器容量为设存储器容量为64M，字长为，字长为64位，模块数位，模块数m=8，分别用顺序和穿插方式，分别用顺序和穿插方式进展组织。存储周期进展组织。存储周期T=100ns，数据总线宽度为，数据总线宽度为64位，总线传送

40、周期位，总线传送周期=50ns。求：顺序存储器和穿插存储器的带宽各是多少？。求：顺序存储器和穿插存储器的带宽各是多少？顺序存储器和穿插存储器连续读出顺序存储器和穿插存储器连续读出m=8个字的数据信息量为：个字的数据信息量为：q=864=512位位 顺序存储器所需要的时间为：顺序存储器所需要的时间为：t1=mT=8100ns=800ns=810-7s 故顺序存储器的带宽为：故顺序存储器的带宽为：W1=q/t1=512/(810-7)=64107bit/s 穿插存储器所需要的时间为：穿插存储器所需要的时间为：t2=T+(m-1)=100ns+(8-1)50ns=450ns=4.510-7s 故穿插

41、存储器的带宽为：故穿插存储器的带宽为：W1=q/t1=512/(4.510-7)=113.8107bit/s第44页，共95页。45 命中率：命中率：h=Nc/(Nc+Nm 主存与主存与Cache的速度倍率：的速度倍率：r=tm/tc=240ns/40ns=6 访问效率：访问效率：e=1/(r+(1-r)h)=1/(6+(1-6)0.968)=86.2%平均访问时间：平均访问时间：ta=tc/e3.9 CPU执行一段程序时，执行一段程序时，cache完成存取的次数为完成存取的次数为2420次，次，主存完成存取的次数为主存完成存取的次数为80次，次，cache存储周期为存储周期为40ns，主存存

42、储周期为，主存存储周期为240ns，求，求cache/主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。第45页，共95页。46由由 ta=htc+(1-h)tm，可得，可得%75.932004020050mcmatttth3.10 cache存储周期存储周期40ns，主存存储周期，主存存储周期200ns，cache/主存系统主存系统平均访问时间为平均访问时间为50ns，求，求cache的命中率是多少？的命中率是多少？第46页，共95页。473.13 一个组相联一个组相联Cache由由64个行组成，每组个行组成，每组4行。主存行。主存储器包含储器包含4K个块，每块个块，每块128字。

43、请表示内存地址字。请表示内存地址的格式。的格式。主存标记主存标记组号组号块内地址块内地址8位位4位位7位位第47页，共95页。483.14 有一个处理机，主存容量有一个处理机，主存容量1MB，字长，字长1B，块大小，块大小16B，Cache容量容量64KB，假设，假设Cache采用直接映射采用直接映射方式，请给出方式，请给出2个不同标记的内存地址，它们映射个不同标记的内存地址，它们映射到同一个到同一个Cache行。行。0000 1001 1110 00000001 1001 1110 0000主存标记主存标记Cache号号块内地址块内地址4位位8位位4位位第48页，共95页。493.15 假设

44、主存容量假设主存容量16M32位，位，Cache容量容量64K32位，位，主存与主存与Cache之间以每块之间以每块432位大小传送数据，位大小传送数据，请确定直接映射方式的有关参数，并画出主存地请确定直接映射方式的有关参数，并画出主存地址格式。址格式。主存标记主存标记Cache号号块内地址块内地址8位位14位位2位位第49页，共95页。50第四章第四章 指令系统指令系统第50页，共95页。51答：答：不合理。不合理。一般，存储字长和指令字长最好均是字节的整数倍，以便于从一般，存储字长和指令字长最好均是字节的整数倍，以便于从内存单元中存取和有效地利用存储空间。内存单元中存取和有效地利用存储空间

45、。因此，将指令字长设计为因此，将指令字长设计为16位比较适宜。位比较适宜。4-1 ASCII码是码是7位，如果设计主存单元字长为位，如果设计主存单元字长为32位，位，指令字长为指令字长为12位，是否合理？为什么？位，是否合理？为什么？第51页，共95页。52(1)假设操作码字段固定为假设操作码字段固定为8位，那么最多可设计出多少条单操作数指位，那么最多可设计出多少条单操作数指令？令？答：答：单操作数指令条数：单操作数指令条数：28-m-n条条(2)假设操作码字段长度可变，那么最多可设计出多少条单操作数指假设操作码字段长度可变，那么最多可设计出多少条单操作数指令？令？答：设单操作数指令条数为答：

46、设单操作数指令条数为k条，条，那么那么(28-m)26 k 26 n，即即k(28-m)26 n/26 4-2.假设某计算机指令长度为假设某计算机指令长度为20位，具有双操作数，单操作，位，具有双操作数，单操作，无操作数三类指令形式，每个操作数地址规定用六位表无操作数三类指令形式，每个操作数地址规定用六位表示。假设现已设计出示。假设现已设计出m条双操作数指令，条双操作数指令，n条无操作数条无操作数指令，问：指令，问：8位位OPDOPR1OPR2第52页，共95页。534-3 指令格式构造如下所示，试分析指令格指令格式构造如下所示，试分析指令格式与寻址方式特点。式与寻址方式特点。单字长双操作数指

47、令。单字长双操作数指令。属于属于RR型指令。型指令。操作码操作码6位，可以指定位，可以指定64种操作。种操作。OP目标寄存器目标寄存器源寄存器源寄存器15 109 87 43 0第53页，共95页。544-4 指令格式构造如下所示，试分析指令格式与寻址指令格式构造如下所示，试分析指令格式与寻址方式特点。方式特点。双字长指令。双字长指令。操作码操作码OP占占6位，可以指定位，可以指定64种操作。种操作。属于属于RS型指令。型指令。OP源寄存器源寄存器变址寄存器变址寄存器15 109 87 43 0偏移量（偏移量（16位）位）第54页，共95页。554-6 一种单地址指令格式如下所示，一种单地址指

48、令格式如下所示，R变址存放器，变址存放器，R1基址基址存放器，存放器，PC程序计数器，填写以下寻址方式程序计数器，填写以下寻址方式寻址方式寻址方式IX有效地址有效地址E直接寻址直接寻址000E=D相对寻址相对寻址001E=(PC)+D变址寻址变址寻址010E=(R)+D基址寻址基址寻址011E=(R1)+D间接寻址间接寻址100E=(D)基址间接寻址基址间接寻址111E=(R1)+D)操作码操作码OP间接特征间接特征I寻址模式寻址模式X形式地址形式地址D第55页，共95页。5640条指令条指令指令操作码指令操作码需需6位，位，26=64，剩余，剩余24种编码未用；种编码未用；4种寻址方式种寻址

49、方式 寻址特征寻址特征需需2位；位；单字长单地址指令单字长单地址指令剩余剩余8位作为形式地址；位作为形式地址；四种寻址方式中，只有相对寻址可以访问四种寻址方式中，只有相对寻址可以访问640K范围的主存单元。范围的主存单元。4-7 某计算机字长为某计算机字长为16位，主存容量为位，主存容量为640k，采用单字长单地址指令，共有，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。寻址方式寻址方式寻址特征寻址特征X有效地址有效地址E寻址范围寻址范围直接寻址方式直接寻址方式00E=D28640k立即

50、寻址方式立即寻址方式01D=Imm变址寻址方式变址寻址方式10E=(R)+D216640k 6位位OPD2位位寻址特征寻址特征8位位形式地址形式地址第56页，共95页。574-9 某机字长为某机字长为32位，位，CPU中有中有16个个32位通用存放器，设计一种能容纳位通用存放器，设计一种能容纳64种操作的指令系统，如果采用通用存放器作为基址存放器，那么种操作的指令系统，如果采用通用存放器作为基址存放器，那么RS型型指令的最大存储空间是多少？指令的最大存储空间是多少？64种操作种操作操作码占操作码占6位；位；16个通用存放器个通用存放器一个操作数和基址存放器各占一个操作数和基址存放器各占4位；位

51、；单字长指令单字长指令形式地址占形式地址占18位；位；存储单元的地址存储单元的地址E R1D，由于由于R1为为32位，因此可寻址的最大存储空间为位，因此可寻址的最大存储空间为232=4GB。注意不是注意不是232+218操作码操作码OP操作数操作数R基址寄存器基址寄存器R1形式地址形式地址D6位位4位位4位位18位位第57页，共95页。584-12 根据操作数所在的位置，指出其寻址方式。根据操作数所在的位置，指出其寻址方式。1.操作数在存放器中，为操作数在存放器中，为 寻址方式；寻址方式；2.操作地址在存放器，为操作地址在存放器，为 寻址方式；寻址方式；3.操作数在指令中，为操作数在指令中，为

52、 寻址方式；寻址方式；4.操作数地址主存在指令中，为操作数地址主存在指令中，为 方式；方式；5.操作数的地址为某一存放器内容与位移量之和，可以是操作数的地址为某一存放器内容与位移量之和，可以是 寻址方式；寻址方式；存放器存放器存放器间接存放器间接立即数立即数直接寻址直接寻址相对，基址，变址相对，基址，变址第58页，共95页。59第五章第五章 中央处理器中央处理器第59页，共95页。601保存当前正在执行的指令的存放器是保存当前正在执行的指令的存放器是IR指令存放器；指令存放器；2保存当前正在被执行的指令地址的存放器是保存当前正在被执行的指令地址的存放器是AR地址存地址存放器；放器；3算术逻辑运

53、算结果通常放在算术逻辑运算结果通常放在DR数据存放器和数据存放器和AC累加存放器。累加存放器。5-1 填空填空第60页，共95页。615-2 参见图参见图5.1的数据通路，画出存数指令的数据通路，画出存数指令STO R1，R2的指令周期流程图，其含义是将存放器的指令周期流程图，其含义是将存放器R1的内容传的内容传送至送至R2为地址的数存单元中。为地址的数存单元中。指令指令地址地址指令指令数据单元数据单元数据数据地址地址数据数据第61页，共95页。625-3 参见图参见图5.1的数据通路，画出存数指令的数据通路，画出存数指令LAD(R3)，R0的的指令周期流程图，其含义是将指令周期流程图，其含义

54、是将(R3)为地址数存单元的为地址数存单元的内容取至存放器内容取至存放器R0中。中。指令指令地址地址指令指令数据数据数据数据地址地址第62页，共95页。63解：解：微指令的数目为微指令的数目为803+1=241条；条；微指令字长为微指令字长为32/8=4字节；字节；故，控制存储器的容量为故，控制存储器的容量为 2414=964字节字节5-6 假设某机器有假设某机器有80条指令，平均每条指令有条指令，平均每条指令有4条微指令组条微指令组成，其中有一条取值微指令是所有指令公用的，微指成，其中有一条取值微指令是所有指令公用的，微指令长度为令长度为32位，请估算控制存储器容量。位，请估算控制存储器容量

55、。第63页，共95页。645-8 某机有某机有8条指令条指令I1I8，每条微指，每条微指令所包含的微命令控制信号如下令所包含的微命令控制信号如下表所示。表所示。aj分别对应分别对应10种不同种不同性质的微命令信号。假设一条微性质的微命令信号。假设一条微指令的控制字段仅为指令的控制字段仅为8位，请安位，请安排微指令的控制字段格式。排微指令的控制字段格式。微命令数目微命令数目操作控制字段，那么采用操作控制字段，那么采用混合表示法设计微指令；混合表示法设计微指令；从左表中选择互斥的微操作；从左表中选择互斥的微操作；a命令：与命令：与i互斥互斥b命令：与命令：与f、g、i、j互斥互斥c命令：与命令：与

56、f、j互斥互斥d命令：与命令：与i、j互斥互斥e命令：与命令：与f、h、j互斥互斥f命令：与命令：与b、c、e、h、i、j互斥互斥g命令：与命令：与b、h、j互斥互斥h命令：与命令：与c、d、e、f、g、i互斥互斥i命令：与命令：与a、b、d、f、h、j互斥互斥j命令：与命令：与b、c、d、e、f、g、i互斥互斥微指微指令令abcdefghijI1I2I3I4I5I6I7I8第64页，共95页。65解法解法1：将将 d,i,j和和e,f,h分别组成两个分别组成两个小组，进展译码，可得六个微命令信号，剩下小组，进展译码，可得六个微命令信号，剩下的的a,b,c,g四个微命令信号可进展直接控制，其四

57、个微命令信号可进展直接控制，其整个控制字段组成如右图所示：整个控制字段组成如右图所示：解法解法2：将将 b,i,j和和e,f,h分别组成两个小组，分别组成两个小组，进展译码，可得六个微命令信号，剩下的进展译码，可得六个微命令信号，剩下的a,b,c,g四四个微命令信号可进展直接控制，其整个控制字段组个微命令信号可进展直接控制，其整个控制字段组成如下：成如下：注意：注意：00表示两位均不产生控制信号表示两位均不产生控制信号此题还有其他解法。此题还有其他解法。a b c g 01d 01e 10 i 10 f 11 j 11 h*第65页，共95页。661微指令的三个字段分别对应为多少位？微指令的三

58、个字段分别对应为多少位？判别测试字段：判别测试字段：假设每一位作为一个判别标志直接控制，那么由于有假设每一位作为一个判别标志直接控制，那么由于有4个转个转移条件，故该字段为移条件，故该字段为4位。位。下址字段：下址字段：控存容量为控存容量为512单元，所以下地址字段用单元，所以下地址字段用9位来寻址。位来寻址。微命令字段：微命令字段：48-4-9=35位。位。5-11 某机采用微程序控制方式，控制容量为某机采用微程序控制方式，控制容量为51248位。微程位。微程序可在整个控存中实现转移，控制微程序转移的条件共序可在整个控存中实现转移，控制微程序转移的条件共四个，微指令采用水平型格式，后继微指令

59、采用断定方四个，微指令采用水平型格式，后继微指令采用断定方式。问：式。问：第66页，共95页。67其中，微地址存放器对应下址字段，微指令存放器对应于其中，微地址存放器对应下址字段，微指令存放器对应于P字段字段(判判别测试字段别测试字段)和控制字段和控制字段(微命令字段微命令字段)。地址转移逻辑的输入是指令存放器的地址转移逻辑的输入是指令存放器的OP码、各种状态条件以及判别码、各种状态条件以及判别测试字段所给的判别标志某一位为测试字段所给的判别标志某一位为1，其输出修改微地址存放，其输出修改微地址存放器的适当位数，从而实现微程序的分支转移。就是说，此处微指器的适当位数，从而实现微程序的分支转移。

60、就是说，此处微指令的后继地址采用断定方式。令的后继地址采用断定方式。2画出对应这种微指令格式的微程序控制器逻辑框图。画出对应这种微指令格式的微程序控制器逻辑框图。OPOP微地址寄存器微地址寄存器地址转移地址转移逻辑逻辑控制存储器控制存储器地址译码地址译码P P字段字段控制字段控制字段指令寄存器指令寄存器IRIR状态条件状态条件微命令信号微命令信号第67页，共95页。685-12 今有今有4级流水线，分别完成取指、指令译码并取数、运级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。假设完成各步操作的时间依次为算、送结果四步操作。假设完成各步操作的时间依次为100ns、100ns、80

61、ns、50ns。请问：。请问：(1)流水线的操作周期应设计为多少？流水线的操作周期应设计为多少？流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性周期性 ，故取，故取100ns。(2)假设相邻两条指令发生数据相关，硬件上不采取措施，那么第假设相邻两条指令发生数据相关，硬件上不采取措施，那么第2条条指令要推迟多少时间进展？指令要推迟多少时间进展？遇到数据相关时，就停顿第遇到数据相关时，就停顿第2条指令的执行；条指令的执行；直到前面指令的结果已经产生，因此至少需要延迟直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。个

62、时钟周期。(3)如果再硬件设计上加以改进，至少需推迟多少时间？如果再硬件设计上加以改进，至少需推迟多少时间？如采用专用通路技术，就可使流水线不发生停顿。如采用专用通路技术，就可使流水线不发生停顿。第68页，共95页。695-13 指令流水线有取指指令流水线有取指IF、译码、译码ID、执行、执行EX、访存访存MEM、写回存放器堆、写回存放器堆WB五个过程段，五个过程段，共有共有20条指令连续输入此流水线。条指令连续输入此流水线。1画出流水处理的时空图，假设时钟周期为画出流水处理的时空图，假设时钟周期为100ns。第69页，共95页。705-13 指令流水线有取指指令流水线有取指IF、译码、译码I

63、D、执行、执行EX、访存访存MEM、写回存放器堆、写回存放器堆WB五个过程段，共五个过程段，共有有20条指令连续输入此流水线。条指令连续输入此流水线。2求流水线的实际吞吐量单位时间内执行完毕的指令条数。求流水线的实际吞吐量单位时间内执行完毕的指令条数。3求流水线的加速比。求流水线的加速比。条条/秒秒1 10 0*8 8.3 33 31 10 0*1 10 00 0*1 1)2 20 0(5 52 20 01 1)n n(K Kn nH H6 69 94.174.171 15 520205 5*20201)1)n n(K(Kn nK KTpTpTsTsS S第70页，共95页。715-16 判断

64、以下三组指令中各存在哪种类型的数据相关？判断以下三组指令中各存在哪种类型的数据相关？1I1 LDA R1,A ;M(A)R1 I2 ADD R2,R1 ;(R2)+(R1)R22I1 ADD R3,R4 ;(R3)+(R4)R3 I2 MUL R4,R5 ;(R4)(R5)R43I1 LDA R6,B ;M(B)R6 I2 MUL R6,R7 ;(R6)(R7)R6写后读相关写后读相关读后写相关读后写相关写后写相关写后写相关第71页，共95页。72第六章第六章 总线系统总线系统第72页，共95页。73单总线构造单总线构造连接：连接：采用一组总线系统总线连接整个计算机系统的各大功能部采用一组总线

65、系统总线连接整个计算机系统的各大功能部件，所有的信息传送都通过这组总线。件，所有的信息传送都通过这组总线。优点：优点：允许各功能部件之间直接交换信息；系统扩大容易。允许各功能部件之间直接交换信息；系统扩大容易。缺点：缺点：系统总线的负载很重。系统总线的负载很重。6-1 比较单总线、双总线、三总线构造的性能特点。比较单总线、双总线、三总线构造的性能特点。CPU主存主存设备设备适配器适配器设备设备适配器适配器系统总线第73页，共95页。74双总线构造双总线构造连接：连接：系统总线连接系统总线连接CPU、主存、和、主存、和I/O设备；存储总线连接设备；存储总线连接CPU和和主存。主存。特点：特点：保

66、持单总线构造优点的根底上，减轻了保持单总线构造优点的根底上，减轻了CPU的负担；的负担；但增加了硬件的本钱和复杂度。但增加了硬件的本钱和复杂度。6-1 比较单总线、双总线、三总线构造的性能特点。比较单总线、双总线、三总线构造的性能特点。CPU主存主存设备设备适配器适配器设备设备适配器适配器存储总线系统总线第74页，共95页。75 三总线构造三总线构造连接：连接：系统总线负责连接系统总线负责连接CPU、主存、主存、I/O通道；存储总线负责连接通道；存储总线负责连接CPU与主存；与主存；I/O总线负责连接各总线负责连接各I/O适配器。适配器。特点：特点：设置了通道，对外设进展统一的管理，分担了设置了通道，对外设进展统一的管理，分担了CPU的工作。的工作。提高了提高了CPU工作效率，同时也最大限度的提高外设的工作速度。工作效率，同时也最大限度的提高外设的工作速度。但硬件本钱进一步增加。但硬件本钱进一步增加。6-1 比较单总线、双总线、三总线构造的性能特点。比较单总线、双总线、三总线构造的性能特点。CPU主存主存设备适配器设备适配器设备适配器设备适配器IOPI/O总线系统总线存储总线第75页，