计算机组成原理试验教程

《计算机组成原理试验教程》由会员分享，可在线阅读，更多相关《计算机组成原理试验教程（71页珍藏版）》请在装配图网上搜索。

1、计算机组成原理实验教程()0作者: 日期:计算机组成原理实验教程山西大学计算机与信息技术学院20 15年8月实验系统硬件布局图CPLD单元电源时序与操作台单元扩展单元逻辑测量SYS单元CPU系统总线主存及外设MC单元IR单元控制总线单元8259单元8253单元数据总线CPU内总线扩展总线OUT单元ALU® 单兀地址总线PC&AR 单元8237单元C0N单元IN单元实验注意事项1、根据实验要求接线。由于实验箱中配备的排线只有2厂I、4口、6 口和8 口四利当需要用 1 口、3 口线时，可用2 口、4 口替代，但要注意连线两端的颜色一定要对应。2、接好线路并检查无误后，再打开实验箱的电源。3

2、、插线、拔线前一定要关闭电源，不耍带电操作。4、电源关闭后，不能立即重启，至少间隔30秒。5、使用前后仔细检查主机板，防止导线、元件等物品落入导致线路短路、元件损坏。6、实验分组第一次确定后，即固定不变。7、实验结束后收好线，关闭电源，清理桌面，将椅子摆放整齐。实验一基本运算器实验1.1实验目的(1) 了解运算器的组成结构。(2) 掌握运算器的工作原理。1. 2实验设备PC机一台,TD-CMA实验系统一套。1 . 3实验原理本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移 位运算部件，要处理的数据存于暂存器A和暂存器B三个部件同时接受来自A和B的数据各部 件对操

3、作数进行何种运算由控制信号S3.SO和CN来决定，任何时候，多路选择开关只选择三部 件中一个部件的结果作为ALU的输出。如果是影响进位的运算，还将置进位标志FC,在运算 结果输出前，置A LU零标志。ALU中所有模块集成在一片CPLD中。图1-1运算器原理图运算器部件由一片CPLD实现。ALU的输入和输出通过三态门74LS2 4 5 连到CPU 内总线上，另外还有指示灯标明进位标志FC和零标志FZo请注意:实验箱上凡丝印标注有马蹄形 标 记巳；表示这两根排针之间是连通的。图中除T4和CLR,其余信号均来自干ALU单元的 排线座，实验箱中所有单元的T 1、T2、T3、T4都连接至控制总线单元的T

4、 1、T2、T3、T4,CLR 都连接至CON单元的CLR按钮。T4由时序单元的TS4提供，其余控制信号均由CO N单元的 二进制数据开关模拟给出。控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为 低有效，其余为高有效。暂存器A和暂存器B的数据能在LED灯上实时显示，原理如图1-2所示(以A0为例，其 它相同L进位标志FC、零标志FZ和数据总线D7.D0的显示原理也是如此。图1-2 A0显示原理图ALU和外围电路的连接如图1一3所示,图中的小方框代表排针座。运算器的逻辑功能表如表1-1所示，其中S3 S2 S 1 SOCN为控制信号,FC为进位标志，FZ 为运算器零标志，表中功

5、能栏内的FC、FZ表示当前运算矣影响到该标志。OIT?.OIT图1-3 ALU和外围电路连接原理图表运算器逻辑功能表（表中“X”为任意态，下同）运算类型S3 S2S1 SOCN功逻辑运算000XF=A（直通）0 0XF=B值通）0010XF=AB(FZ)00 1XF=A+B。(FZ)0 10XF=AFZ)移位运算0101XF=A不带进位循环右移B（取低3位）位o （FZ）0 1100F=A逻辑右移一位（FZ）1F=A带进位循环右移一位。（FC,FZ）01110F=A逻辑左移一位（FZ）1F = A带进位循环左移一位（FC, FZ）算术运算I 00X FC=CN。(FC)1001XF=A 加 B

6、(FC, FZ)1010XF=A 加 B 加 F6(FC, FZ)1011XF=A 减 Bo (FC,FZ)1 1XF=A 减 b (FC, FZ)110XF = A 加 1、(FC,FZ)1110X（保留）111X（保田）1.4实验步骤（1）按图1一4连接实验电路，并检查无误。图中将用户需要连接的信号用圆圈标明（其它实验相同)图1-4实验接线图(2) 将时序与操作台单元的开关KK2置为单拍档，开关KK1、KK3置为运行档。(3) 打开电源开关，如果听到有嘀报警声，说明有总线竞争现象，应立即关闭电源，重 新检查接线，直到错误排除。然后按动CON单元的C LR按钮，将运算器的A、B和FC、FZ

7、清零。(4) 用输入开关向暂存器A直数。 拨动CON单元的SD27.SD2 0数据开关，形成用户指定的二进制数，数据显示壳 为T ；灭为0： 直LDA=1, LDB=0,连续按动时序单元的ST按钮，产生一个T4上升沿，则将二进制 数直入暂存器A中,暂存器A的值通过A LU单元的A7.A0八位LED灯显示。(5) 用输入开关向暂存器B直数。 拨动CON单元的SD 2 7.SD2 0数据开关，形成另外一个二进制数。 直LDA=0, LDB=1 ,连续按动时序单元的ST按钮，产生一个T4上升沿，则将二进 制数直入暂存器B中,暂存器B的值通过ALU单元的B7B0八位LED灯显示。(6 ) 改变运算器的

8、功能设置，观察运算器的输出。直ALU_B= 0、LDA=0、LDB=0然后按表 1-1直S3、S 2、SI、SO和Cn的数值，并观寮数据总线LED显示灯显示的结果。如直S3、 S2、S1、SO为0010,运算器作逻辑与运算，置S3、S2、S 1、S0为1 001,运算器作加法运算。如果实验箱和PC联机操作则可通过软件中的数据通路图来观测实验结果方法是：打开软件， 选择朕机软件的惬验】一【运算器实验】打开运算器实验的数据通路图，如图1-5所示。进行上 面的手动操作，每按动一次ST按钮，数据通路图矣有数据的流动，反映当前运算器所做的操作，或 在软件中选择【调试】一【单节拍旗作用相当干将时序单元的状

9、态开关KK2置为单拍档后按 动了一次ST按钮，数据通路图也矣反映当前运算器所做的操作。重負上述操作，并完成表1-2。然后改变A、B的值，验证FC、FZ的锁存功能。图1-5数据通路表2 运算结果表ABIE算类型S 3 S2 S1CN结果0000XF=()逻辑运算0001XF=()F0010XF=()FC=0011XF=()FC =0100XF=()0101XF=()FC=000F=(nr ()、P 7移位运算111F=()F C0F=()17 70111IF=()F C =1000XF=()1001XF=()FC =算术运算1010( FXF=()F101(XF=()FC=1011XF=()FC

10、=1100XF=()FC1101XF=()实验二静态随机存储器实验2.1实验目的掌握静态随机存储器RAM工作特性及数据的读写方法。PC机一台，TD-CMA实验系统一套。2.3实验原理验 所 用 的 静 态 存 储 器 由Vcc AS A9 WE OE A10 CS 10? 105105 L OI1O3RAM(6116)A7 A6 A5 A4 A3 A2 Al AO LOO 101L02CW图 2-1 SRAM6116引脚图由干存储器终是挂接到CPU ,所以其还需要一个读写控制逻辑，使得CPU能表2-1 SRAM6 1 16功能表不选择读写0XX0100至制MEM的读写实验中的读写控制逻辑如图2

11、-2所示，由干T3的参与，可以保证MEM的写 鄆宽与T 3 致，T3由时序单元的TS3给出。IOM用来选择是对I / 0还是对MEM进行读写操 作，RD=1时为读,WR=1时为写。6116 2 KX8 b位 于实验原理图如图2-3所示,存储器数据线接至数据总线，数据总线上接有8个LED灯显示 mD7.D0的内容。地址线接至地址总线，地址总线上接有8个LED灯显示A7.A0的内容, E地址由地址锁存器（74 LS273,位于PC&AR单元）给出。数据开关（位干1 N单元）经一个 M三态门(74LS24 5 )连至数据总线，分时给出地址和数据。地址寄存器为8位，接入6 116的地址A7.A0,61

12、 1 6的商三位地址AIO.AS接地，所以其实际容量为25 6字节。图2-3 存储器实验原理图实验箱中所有单元的时序都连接至时序与操作台单元，CLR都连接至CON单元的CL R 按 钮。实验时T3由时序单元给出，其余信号由CON单元的二进制开关模拟给出，其中 I OM应为低(即MEM 操作)RD、WR高有效,MR和MW 低有效,LDAR商有效。2. 4实验步骤(1)关闭实验系统电源，按图2斗连接实验电路，并检查无误，图中将用户需要连接的信 号用圆圈标明。(wi wnR RD ICMDT .WIWAH山兀LtiARD7.DCI.IVW图2-4 实验接线图(2) 将时序与操作台单元的开关KK1、K

13、 K3直为运行档、开关KK 2置为单步, 档。(3) 将CON 单元的IOR开关直为1 (使IN 单元无输出1打开电源开关，如果听到有 嘀报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。（4）给存储器的OOH、0111. 0 2H. 0311、04H地址单元中分别写入数据11II、12H、 13H、14H、15H。由前面的存储器实验原理图23可以看出，由干数据和地址由同一个数据开 关给出，因此数据和地址要分时写入，先写地址，具体操作步骤为：先关掉存储器的读写 （W(KF: =C 、 帥-C 11 c IQK = C1.MR = 113 JI /RRD0)，图2-5 写存

14、储器流程图数（5）依次读出第00、01、02、0 3、04号单元中的内容,观察上述各单元中的内容是否与前 鑛入的一致。同写操作类似，也要先给出地址，然后进行读，地址的给出和前面一样，而在进行 廊作时，应先关闭IN 单元的输出（IOR = 11然后使存储器处干读状态（WR=0,RD=l ,IOM=0） 嘶数据总线上的数即为从存储器当前地址中读出的数据内容。读存储器的流程如图26所示（以 瀚00地址单元读出11H为例）地 址 (IOR琳二C m ( I0H -(: mil = 1 = C科-C I仙-C |仙 （ 1曲=cRT;II仙-CI1LIX1H C，然后打开地址寄存器门控信号（LDAR=1

15、1接动ST产生T3脉冲，即将地址打入到AR中。 再写数据，具体操作步骤为:先关掉諏詡 籍吧鹤畀R 1）=0）和地址寄存器门控信号缺输（出鮒I操的数删醜刪幷虫澎懈通路图徊躺瞬攔韵滴動瞬(LDA 備程如蟹行sh耐（银勅操觴縄16禅元洵天门按钮,樹辦賂图矣有数据的流动，反映当前存储器所做的操作（即使是对存储器进行读,也应按动一次st按钮，数据通路图才矣有数据流动）或在软件中选择r调试】一【单周期】其作用相当干将时序单元的状态开关直为单步档后按动了 一次ST按钮，数据通路图也矣反映当前存储器所做的操作，借助于数据通路图，仔细分析SRA N4 的读写过程。XMRD图2-7数据通路图实验三微程序控制器实验

16、3.1实验目的Y7J6U. . . XA 0Y I Y7MA 5XA 0T HS 2 UGJA-DICCXD微地灿$4%灯： B-DC-DI)38 i*,38译AlA3XCX4QGXD7tt.SO75JMS M8TIL S：7 3JSEOsriSE2sr3 SEISE5M23-M0微代码显示茹点膜率坍屋H44苏*emS330ov0 2ICS11Xei：s：uco9TSZ LQ3a,j0goaialit V!图3-2微程序控制器原理图后MC单元低8 位显示该单元以前存储的数据，第二次按动后显示当前改动的数据此时MC 单元的指示灯MA5MAO显示当前地址（000000）217M0 显示当前数据）0

17、0 1 000 1然后将KK5 拨至8、草兀i地址档 00)000 )邙乐元it数锹低8付9(00010001 )I/sros-srixi-CiOOfXKIN邙=MCiOOOlKK1停止=编WKh4-M：KK：料数元SInn /1诘单元置数肿1 CM)1000IC )(00110011 )/ 、/邙=001Q00IC邙=00110011KK1 = ffitMil =停止XK2 = SfiWHK2二缩外KK-1 押心：MH 控存KK： tinKK： = till si nn / ST JI JI开 编辑完成后需进行校验，以确保编辑的正确。以校验O0H单元为例,对干控制存储器进行 梭验的具体操作步

18、骤如下：首先将KK1拨至停止档、KK3拨至校验档、KK4拨至 给控存档、KK5拨至置数，档。由CON单元的SD0 5-SDOO开关给出需要校验 的控存单元 地址（00000 0 连续两次按动开关 ST,MC单元指示灯 M7M0显示该单元備8位数据cm堪元迓地址（OWOOO :以15听一*咗來摊的肌K5拨至加1档，磅棵軼两沐按 8位数据（001000 1/再麗壕两次強动元垃3动开禦呷单元指米烬M 15-M 8显示该单元中8（啦数倔（W1Q10 示的躺爆硕C 街校甦垂目轍Ml 6显示该单元高A隸拥1厨再曲动开关ST,完成对该控单元位干实验平台 MC单元左上角一列三个指示灯MC2、MCI. MC0用

19、来指示当前高操作的微程序字段，分别对应M23M16、M15M& M7M0。实验平台提供了比较灵活的手动操作方式，比如在上述操作中在对地址置数后将开关KK4拨至。减1档，则每次随着开关ST的两次拨动操作，字节数依次从商8位到低8位递减，减至低8位后，再按动两次开关ST,微地址矣自动减一,继续对下一个单元的操作。 微指令字长共24位，控制位顺序如表3- 1 :位表3-1微指令格式数| 23 | 22 | 2 11 201 1 9 | 1815 | 141 2 | 11 9 |8 6|50据M23| M2 | W | R |IOM S3-S K7?段| B 字段| C字段| MAA字段B字段C字段1

20、41 312选择000NOP001LDA010LDB011LDR0100保留101保留I10保留111LDIR1 11 09选择000NOP00IALUB010R 0-B011保留100保留i01保留110保留111保留876选择000NOP001P010保留011保留100保留10I保留110保留I11保留其中 MA 5.MA 0为6位的后续微地址,A、B、C为三个译码字段，分别由三个控制位 译码出多位。C字段中的P为测试字位。其功能是根据机器指令及相应微代码进行译码，便 微 程序转入相应的微地址入口，从而实现完成对指令的识别，并实现微程序的分支，本系统上的 指令译码原理如图3-3所示，图中

21、17.12为指令寄存器的第7.2位输出，SE5SEO为微控 器单元微地址锁存器的强直端输出，指令译码逻辑在I R单元的I NS_DEC中实现。从图3-2中也可以看出，微控器产生的控制信号比表3-1中的要多,这是因为实验的不同，所 需的控制信号也不一样，本实验只用了部分的控制信号。本实验除了用到指令寄存器(IR)和通用寄存器R0外还要用到I N和OUT单元,从微控器 出来的信号中只有10M、WR 和RD 三个信号，所以对这两个单元的读写信号还应先经 过译码，其译码原理如图3-4所示。IR单元的原理图如图3-5所示,R0单元原理如图3-7所 示，I N单元的原理图如图2-3所示，OUT单元的原理图

22、如图3 6所示。图3-3指令译码原理图 mr. r师1 A勒佃X仙KT:图3-5 IR单元原理图图3-4读写控制逻辑图3-6 OUT以元原理图腕nIJJIKIT4图3-7 R0原理图本实验安排了四条机器指令，分别为ADD (000 0 0 0 00)IN(0 0 10 00 0 0 )OUT (0 0 11 0 0 00 ) 和HLT(0101 0 000 )括号中为各指令的二进制代码，指令格式如下：助记符机器抬令码说明IN00 1 0 0000INWAD D0000 0000R0 + R0 TOOUT0 0 11 0000R0 -OUTHLT0 1 0 1 0 0 00停机实验中机器指令由C

23、ON单元的二进制开关手动给出其余单元的控制信号均由微程序控制器自 动产生，为此可以设计出相应的数据通路图，如图3-8所示。几条机器指令对应的参考微程序流程 图如图3-9 所示。图中一个矩形方框表示一条微指令，方框中的内容为该指令执行的微操作， 右上角的数字是该条指令的微地址，右下角的数字是该条指令的后续微地址，所有微地址均用1 6 进制表示。向下的箭头指出了下一条要执行的指令。P为测试字，根据条件使微程序产生分支。图3-8数据通路图co01- 5图3-9微程序流程图将全部微程序按微指令格式变成二进制微代码，可得到表3-2的二进制代码表。表3-2二进制微代码表地址十六进制高五位S3-S0A字段B

24、字C 字MA5-MA0000 0000010100 70 711000 0 24010 10504 B20001300140 100318 3 00 001328 040 00 13500 0 0 35013. 4实验步骤1. 按图3-10所示连接实验线路，仔细查线无误后接通电源。如果有滴报警声，说明 总线有竞争现象，应关闭电源，检查接线，直到错误排除。egnnnl：iIIn时仔b探fl：合能瓦ni 1池 isn罗胺维凡Chim申品1 IKIMQ-|:单兀IIKLDCso nSC*rw QHu n- nu召召1HTRF17SE5:|IR. P:R0-B;A加 B-R0；R0-A:INR0；R0

25、- OUT;NOPMicrocontroller D a ta*/3运行微程序运行时也分两种情况：本机运行和朕机运行。1) 本机运行 将时序与操作台单元的开关KK1、K K3直为运行档，按动CON单元的CLR 按钮，将微地址寄存器(MAR)清零,同时也将指令寄存器(IR ALU单元的暂存器A和B清零。 将时序与操作台单元的开关KK2直为单拍档，然后按动ST按钮，体矣系统在 Tl、 T2、T3、T4 节拍中各做的工作。T2节拍微控器将后续微地址（下条执行的微指令的 地址）打 入微地址寄存器，当前微指令打入微指令寄存器，并产生执行部件相应的控制信号；T3、 T4节拍根据T2节拍产生的控制信号做出相

26、应的执行动作，如果测试位有效坯要根据机器指令 及当前微地址寄存器中的内容进行译码，使微程序转入相应的微地址入口，实现微程序的分支。 按动CON 单元的CLR按钮清微地址寄存器MAR孵并将时序与单元的开关KK 2 直为单步档。 直IN单元数据为0 0 10001 1，按动ST按钮，当MC单元后续微地址显示为00 0 0 0 1 时，在 CON单元的SD2 7 .SD2 0模拟给出IN 指令0010 0 00 0 并继续单步执行当 MC单元后续微地 址显示为0 0 00 01时，说明当前指令巳执行完；在CON单元的 SD2 7.SD20给出ADD指令00 0 0 0000,该指令将矣在下个T3被打

27、入指令寄存器（IR1它将R0 中的数据和其自身相加后送R0 ;接下来在CON单元的SD27.SD20给出 OUT指令OOHOOOO并继续单步执行， 在 MC 单 元后续微地址显示为0000 0 1时，观查OUT 单元的显示值是否为01000 1 10o2）联机运行联机运行时，进入软件界面，在菜单上选择【实验】一【微控器实验】，打开本实验的数据通 路图，也可以通过工具栏上的下拉框打开数据通路图，数据通路图如图3-8所示。 将时序与操作台 单元的开关KK1、KK3置为运行档，按动CON 单元的总清开关后,按动软件中单节拍按 钮，当后续微地址（通路图中的MAR）为000001时，置 CON单元 SD

28、 2 7.SD20,产生 相应的机器指令，该指令将矣在下个T 3被打入指令寄存器（IR旌后面的节拍中将执行这条机 器指令。仔细观察每条机器指令的执行过程，体矣后续微地址被强直转换的过程，这是计算机识 别和执行指令的根基。也可以打开微程序流程图，跟踪显示每条机器指令的执行过程。按本机运行的顺序给出数据和指令，观查最后的运算结果是否正确。实验四系统总线和具有基本输入输出功能的总线接口实验4.1实验目的(1) 理解总线的概念及其特性。(2) 掌握控制总线的功能和应用。4. 2实验设备PC机一台，TD-CMA实验系统一套。43实验原理由干存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线

29、提供数据信号、 地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线和控制总线，分别 为外设提供上述信号。外部总线和CPU内总线之间通过三态门连接，同时实现了内外总线的分离 和对干数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。由地址总线的高位 进行译码,系统的I/O地址译码原理如图4-1 (在地址总线单元L由于使用A6、 A7进行译码， I /0地址空间被分为四个区，如表4-1所示：Y1 0A 6*1NBl 6A2 2Y11NY 12NB2答G卜Y 1IN3NG2XY2 0NY21NY2 2NY23N表4 一1 I/O地址空间分配A7oA6选定地址空间0I OY

30、O00-01IOY140-1I OY 280-BF1IO Y3C 0 一为了实现对干MEM和外设的读写操作，还需要一个读写控制逻辑，使得CPU能控制MEM 和I/O设备的读写，实验中的读写控制逻辑如图42所示，由干T3的参与，可以保证写脉宽与 T3致，T3由时序单元的TS 3给出（时序单元的介绍见附录21 IOM 用来选择是对I/O设 备还是对MEM进行读写操作,IOM=1时对I/O设备进行读写操作JOM=0时对MEM进 行读写操作RD=1时为读，WR = 1时为写。XXCR图4-2读写控制逻辑在理解读写控制逻辑的基础上设计一个总线传输的实验。实验所用总线传输实验框图如图 4-3所示，它将几种

31、不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备 都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。总钱图4一3总线传输实验框图4. 4实验步骤1 读写控制逻辑设计实验。(1 )按照图4一4实验接线图进行连线。ccec隼心图4-4 实验接线图（2）具体操作步骤图示如下:首先将时序与操作台单元的开关KK1、KK3置为运行档，开关KK2直为单拍档, 按动CON单元的总清按钮CLR,并执行下述操作。 对N4EM进行读操作（WR=O,RD=1, IOM=0）此时E0灭，表示存储器读功能信号 有效。 对 MEM进行写操作（WR=1, R D=0, IOM=0

32、1连续按动开关ST,观察扩展单元数据 指示灯，指示灯显示为T3时刻时,E 1灭，表示存储器写功能信号有效。 对I/O进行读操作（WR=0, R D = 1 , IOM= 1 此时E2灭，表示0读功能信号 有效。示灯，指示灯显示为T 3时刻时，E3灭，表示I/O写功能信号有效。对2基本输入输出功能的总线接口实验。（1）根据挂在总线上的几个基本部件，设计一个简单的流程： / O 进输入设备将一个数打入R0寄存器。输入设备将另一个数打入地址寄存器。将R0寄存器中的数写入到当前地址的存储器中。将当前地址的存储器中的数用LED数码管显示。翔按照图4一5实验接线图进行连线。写3）具体操作步骤图示如下:进入

33、软件界面,选择菜单命令f实验】-【简单模型机】 打憫单模型机实验数据通路图。僧时序与操作台单元的开关KK1、KK3直为运行档，开关KK2直为，单拍档，CON 单元所有开关直4由于总线有总线竞争报警功能，在操作中应当先关闭应关闭的输出开关，再打开 应嘶的输出开关，否则可能由干总线竞争导致实验出错）按动CON单元的总清按钮CLR, 然密甬过运行程序，在数据通路图中观测程序的执行过程。二 输入设备将11H打入R0寄存器。將IN 单元直000 1 00 0 1,K 7直为1,关闭R0寄存器的输出;K6直为1,打开R0寄 存器的输入；WR、RD、I 分别置为0、1、1,对IN单元进行读操作；LDAR置为

34、0, 不粋据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭（运行一个 机命期1观察图形界面，在T4时刻完成对寄存器R0的写入操作。_ 将R0中的数据11H打入存储器01H兀。W IN单元置00000001 （或其他数值LK7 直为1关闭R0寄存器的输出；K6直为0 ,关 闭 0寄存器的输入;WR、RD、IOM分别直为0、1、1,对IN单元进行读操作；LDAR置为1 , 将裁总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭，观寮图形界面，在 T3軒刻完成对地址寄存器的写入操作。幸裁歸食獰蚩骑躺对存储器进行写操作；再把K7直为,打开R0寄 存曙的 衆鬼为砒契濟

35、嶠警鶴输入；LDAR直为0 ,不将数据总线的数打入地址 寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观寮图形界面，在T 3时刻完成对存储器 的写入操作。 将当前地址的存储器中的数写入到R0寄存器中。将IN单元直0 00 0 0 001（或其他数值）K 7 直为1。关闭R0寄存器的输出;K6直为0,关闭RO奇存器的输入;WR.RDJOM 分别直为0、1、1对IN单元进行读操作;LDAR直为 1 ,将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按 扭，观察图形 界面，在T3时刻完成对地址寄存器的写入操作。将K7置为1,关闭R0寄存器的输出；K6直为 1 ,打开R 0寄

36、存器的输入；WR、RD、IOM分别直为0、1、0 ,对存储器进行读操作；LDAR 直为0,不将数据总线的数打入地址寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观察图 形界面，在T3时刻完成对寄存器R0的写入操作。TSI元CPu内DTD000IN取元07XRau injj箪 元钗J元化GXDl0L25.HJ LDHCUT 元：D7 XDT*07注:由于采用简单模型机的数据通路图,为了不让悬空的传号引脚彩响通路图的显示结杲，将这 些引脚覺为无效琏接线时为了方便可将管脚接到CON单元闲置的开关上，若开关打到1箸效于接 到VCC：若开关打到0,等效于接到GNDo 将R0寄存器中的数用LED数码

37、管显示。先将WR、RD、IOM分别直为1、0、1 ,对OUT单元进行写操作;再将K7置为0,打 开R0寄存器的输出;K6直为0，关闭R0寄存器的输入；LDAR直为0,不将数据总线的数打入地址 寄存器。连续四次点击图形界面上的“单节拍运行”按扭,观察图形界面，在T 3时刻完成对OUT单 元的写入操作。ix M元冒也枫 (|用WN救&0找进行DMA操作时，外设向DM AC （DMA控制机）发出DMA传送请求J）MAC通过总线 上的HOLD信号向CPU 提出DMA请求。CPU在完成当前总线周期后对DMA请求做出 响应。CPU的晌应包括两个方面，一方面让出总线控制权，一方面将有效的HALD信号加到 D

38、M AC上，通知DMAC可以使用总线进行数据传输。此时DMAC进行DMA传输，传输完成后, 停止向CPU发HOLD 信号,撤消总线请求，交还总线控制权oCPU在收到无效的HOLD信 号后， 一方面使HALD无效，另一方面又重新开始控制总线，实现正常的运行。如图6-1所示，在每个机器周期的T4时刻根HOLD信号来判断是否有DMA请求，如果有，则 产生有效的HALD信号，IIALD信号一方面锁死CPU的时钟信号，使CPU保持当前状态，等待 DMA操作的结束。另一方面便控制缓冲、数据缓冲、地址缓冲都处于高阻状态，隔断CPU与外总 线的朕系将外总线交由DMAC控制。当DMA操作结束后DMAC将H OL

39、D信号直为无效,DMA 控制逻辑在T4时刻将HA LD信号直为无效,HALD信号一方面打开CPU的时钟信号，使CPU开 始正常运行。另一方面把控制缓冲、数据缓冲和地址缓冲交由CPU控制，恢复CPU对总线的控制 权。在本实验中控制缓冲由写在16V8芯片中的组合逻辑实现，数据缓冲和地址缓冲由数据总线 和地址总线左侧的74LS245实现。以存储器读信号为例，体现HALD信号对控制总线的控 制。首先模拟CPU给出存储器读信号直 WR、RD. I 0M 分别为0. 1.01当HALD信号 无效时，总线上输出的存储器读信号XMRD为有效态07当HALD信号有效时，总线上输出的 存储器读信号XMRI）为高阻

40、态。可以自行设计其余的控制信号验证实验。6.4实验步骤（1）按照图6 2实验接线图进行连线。COX*JC KtTX RD I CM图6-2实验接线图（2）具体操作步骤如下： 将时序与操作台单元的开关KK1、KK3直为运行档，开关KK2直为单拍档, 按动CON单元的总清按钮CLR,将CON单元的WR、RD、I OM分别直为“0?“亡“0；此时 XMRD为低，相应的指示灯E0灭。使用电压表测量数据总线和地址总线左侧的芯片 74LS24 5的使能控制信号（第19脚）发现电压为低，说明数据总线和地址总线与CPU连通。 然后将C ON单元的K 7直为1,连续按动时序与操作台单元的开关ST,T4时刻控制总

41、 线的指示灯HALD为壳,继续按动开关ST,发现控制总线单元的时钟信号指示灯T1T4保 持不变，说明CPU的时钟被锁死。此时XMRD为商阻态，相应的指示灯E0亮。使用万用表测 量 数据将CON单元的K7直为0,按动时序与操作台单元的开关ST,当时序信号走到 总时刻时，控制总线的指示灯 HALD为灭，继续按动开关ST,发现控制总线单元的时钟 億号指示灯T1T4开始变化，说明CPU的时钟被接通。此时XMRD受CPU控制，恢复 有效为低，相应的指示灯E0灭便用万用表测量数据总线和地址总线左侧的芯片74LS24 5的便能 迪制信際1 9脚）发现电压为低，说明总线和CPU恢复连通。址实验七 CPU与简单

42、模型机设计实验7.1实验目的(1) 掌握一个简单CPU的组成原理。(2) 在学握部件单元电路的基础上，进一步将其构造一台基本模型计算机。(3) 为其定义五条机器指令，编写相应的微程序,并上机调试学握整机概念。7. 2实验设备PC机一台，TD-CMA 实验系统一套。7. 3实验原理本实验要实现一个简单的CPU并且在此C PU的基础上继续构建一个简单的模型计 算机。CPU由运算器(ALU)微程序控制器(MC).通用寄存器(R 0)指令寄存器(IR).程序计 数器(PC)和地址寄存器(AR)组成，如图7-1所示。这个 CPU在写入相应的微指令后，就具备了执行机器指令的功能，但是机器指令一般存放在主存当中,CPU必须和主存挂接后，才有实际的意 义，所以还需要在该CPU的基础上增加一个主存和基本的输入输出部件，以构成一个简单的模型计7-1 基本CPU构成原理图算机。除了程序计数器(PC虛余部件在前面的实验中都巳用到，在此不再讨论。系统的程序计数器(PC)和地址寄存器(AR)集成在一片CPLD 芯片中。CL R连