系统结构解答

《系统结构解答》由会员分享，可在线阅读，更多相关《系统结构解答（21页珍藏版）》请在装配图网上搜索。

1、第一章补充1用一台处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下:指令类型指令数时钟周期数整数运算数据传送浮点控制传送求有效、速率和程序的执行时间。iIC解答n(CPI*i速率周期扌指f/(CPI*106)40*106/(1.55*106)25.81MIPS140*106程序执行时间t(45000*132000*215000*28000*2)*(3.875*10秒2假设在一台处理机上运行条指令的目标代码，程序主要由四种指令组成。根据程序跟踪实验结果，已知指令混合比和每种指令所需的指令数如下:指令类型指令混合比算术和逻辑高速缓存命中的加载存储转移高速存储缺失的存储器访问计算在

2、单处理机上用上述跟踪数据运行程序的平均根据所得的计算相应的速率。CP1*60%2*18%4*12%8*10%MIPSc40MHZ2.24*10617.863、假定我们利用增加向量处理模块来提高计算机的运算速度。计算机处理向量的速度比其通常的运算要快倍。我们将可用向量处理部分所花费的时间占总时间的百分比称为可向量化百分比（原）。求出加速比和可向量化百分比之间的关系式。当要得到加速比为时的可向量化百分比为多少？解答S120(1F)F/202019由定律可知：由（1）得:；（1）(1F)(F/20)F0.53T9由（2）得4某台计算机只有指令能对存储器进行读写操作，其它指令只对寄存器进行操作。根据程

3、序跟踪实验结果，已知每种指令所占的比例及数如下：指令类型指令所占比例算逻指令431指令指令转移指令242求上述情况下的平均。假设程序有条指令组成。算逻运算中的指令的两个操作数中的一个已在寄存器中，另一个必须在算逻指令执行前用指令从存储器取到寄存器。因此有人建议增加另一种算逻指令，其特点是一个操作数取自寄存器，另一个操作数取自存储器，即寄存器存储器类型，假设这种指令的等于。同时，转移指令的变为。求新指令系统的平均。旧=x+X+1.原算逻指令中的变成了寄存器存储器型指令，所以算逻指令寄存器寄存器型少了X条，指令少了X条，而X条的新指令为寄存器存储器型指令。指令总数少了X条。设执行算逻指令寄存器寄存

4、器型、指令、算逻指令寄存器存储器型、指令和转移指令的周期总数分别为，5所以C1=(0X.04.、4-、X(，10，=.MXXXXXX新指令总数N=(1-(0X.0、.54)新（、第一章：习题如果有一个经解释实现的计算机，可以按功能划分为级。每一级为了执行一条指令需要下一级的条指令解释。若执行第一级的一条指令需的时间，那么执行第、级的一条指令各需要用多少时间？解答第二级的每条指令需要条第一级指令进行解释，所以执行一条第二级指令所需要的时间为：instruction2同理有：NTNKnsKNnsinstruction1TNTNKNnsKN2nsinstruction3instruction2ins

5、truction4习题1.NTNKN2nsKN3nsinstruction3习解答需要考虑的问题主要是相同系列计算机之间的兼容问题，（、）、（5）、（8）是行不通的；而（1）、（、）、（4）、（6）、（7）则可以考虑。习习题1.1如、果某一计算任务用向量方式求解比用标量方式求解要快、倍0，称可用标量方式求解部分所花费时间占总的时间的百分比为可向量化百分比请画出加速比与可向量化比例两者之间关系的曲线解答设可向量化比例为Sp-(1P)P120vectorvectorc则加速比的计算公式表示为:202019Pvector因此，加速比和可向量化比例图如下：TheRelationshipbetweenv

6、ectorizationpercentageandvectorization习题1.14解答将数据代入上面的公式，有10202019PvectorP0.947解之有：vector习题解答对该应用程序来说，在90%的时间里，只有5000010%=5000条指令在运行，其他的45000条指令的平均运行次数很少，因此，我们可以假设对他们来说，总是缺失的对频繁访问的这10%的指令，我们假设他们访问均匀，这样，的行为便可以认为是均匀覆盖了这些指令所以,的命中率为：Rhit0.9200050000O.l0.36习题假设高速缓存工作速度为主存的倍，且被访问命中的概率为，则采用后，能使整个存储系统获得多高的加

7、速比？解答我们首先对新的存储系统的性能做以下的假设：在不命中的情况下，对的访问不会额外损失时间，即：首先，决定是否命中所用的时间可以忽略；其次，在从主存向传输的同时，数据也被传输给使用部件（不需要再从中读取）。这样，新的存储系统中，平均存取时间分为两个部分：TTRTRTRTRnew_averagemissmisshithitmainmissCachehit其中，表示各种情况所占的比例。根据加速比的计算公式,TT1S014averagemain3.57pTTRTR10.150.9new_averagemainmissCachehit第二章习题解答习题情况下：最大尾数为：最小正尾数为最小尾数为：最

8、大负尾数为：最大阶码为：最小阶码为：最大正数为：解答在尾数采用补码、小数表示且=阶码采用移码、整数表示且=尾数基为，阶码基为的M11660.999999940.FFFFFFmaxHEXM160.6IOO.OOOOO1positive_minHEXMminHEXM6ID.6IO0.000001negtive_maxHEXE261633FmaxHEXE266440minHEXN(116)16260.99999994*6630.72371076(0.FFFFFF*03f)maxHEXN(16)16亶61160.540跡(0.110网)最小正数为：positive_minHEXN1616)6亶6).5

9、410(110000110)最大负数为：negtive_maxHEXN162611*663D.72371076(*03f)最小负数为：minHEX浮点零为：通过上面的计算，我们可以知道浮点零的范围如下：(3.100001100).5410”8N0.5410”8(0.110iw)HEXzeroHEX (16)2iog21622-210.47.10表数精度为：2(16)93.75%表数效率为：16能表示的规格化浮点数个数为：NNNN15*65(271)166(271)14128243713positivenegtivezero习题解答对于的位单精度浮点数：N(112赳3)2254270.34103

10、9如果不把正的无穷数计算在内，那么最大正数为：maxN2BE32.262.490.1410最小正数为：min N2B232B1262B149).1410最大负数为：maxN112慈3)225427).341039如果不把负的无穷数计算在内，那么最小负数为：min(2)2慈40.610-表数精度为：由于尾数的基数是2，所以表数效率为50。%对于的位单精度浮点数：N(112B52)220460230.18.10309如果不把正的无穷数计算在内，那么最大正数为：maxN2202220740.510BB23最小正数为：min N2B522.0222B10743.510323最大负数为：maxN1122

11、)220460233.1810309如果不把负的无穷数计算在内，那么最小负数为：min (2)20.11105表数精度为：由于尾数的基数是2，所以表数效率为50。%习题2.5一台计算机系统要求浮点数的精度不低于10-，7表.数2范围正数不小于103，8且正、负数对称。尾数用原码、纯小数表示，阶码用移码、整数表示。设计这种浮点数的格式计算(1)所设计浮点数格式实际上能够表示的最大正数、最大负数、解答为了方便和提高精度，我们取尾数和阶码的基都为2，即：7.22p1002p23.9根据表示数精度的要求：log2于是可以取2表数精度和表数效率。r2r2m且e根据表示数范围的要求：d叫)22103822

12、虫1.0000000610382q38logl.00000006log2log(127.33)log26.99因此可以取=数据格式可以表示如下：位位位位符号I阶符I阶码I尾数能够表示的最大正数：(一一)2能够表示的最大负数：212，9表示数的精度：2一24，表数效率：50。%习题2.6解答在两种标准下面，0.分2别表示为：(0.333333100)标准：HEX(01000000)(333333)编码为：BINHEX(0.110011001100110011001100100)标准：BIN(00111110110011001100110011001100)编码为：BIN(3)略，注意两种标准表数

13、的范围和表数的精度是不相同的。习题2.10解答我们可以计算出数据的大致数量：100条0指令访问的数据总数为1000*2个=；2000每个数据平均访问8次，所以，不同的数据个数为：20008250个对于处理机，所用的存储空间的大小为：Mem_sizeMemMem1000322503240000bitinstructiondata对于处理机，指令字长由位变为了位(条数由减少到4,这样，所用的存储空间的大小为：Mem_sizeMemMem1000302503639000bitinstructiondata由此我们可以看出，由于数据的平均访问次数要大于指令，所以，通过改进数据的格式来减少指令的长度，可

14、以减少总的存储空间大小。习题2.14一台模型机共有7条指令，各指令的使用频率分别为3：，%2：，%2位，%1位，%：，%3%和2%，有8个通用数据寄存器，2个变址寄存器。要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平均长度。设计8字长的寄存器-寄存器型指令3条，16位字长的寄存器-存储器型变址寻址方式指令4条，变址范围不小于12。7请设计指令格式，并给出各字段的长度和操作码的编码。解答()要使得到的操作码长度最短，应采用编码，构造树如下：0.350.250.200.100.050.030.020.600.050.10XXXX()设计位字长的寄存器寄存器型变址寻址方式指令如

15、下：因为只有8个通用寄存器，所以寄存器地址需3位，操作码只有两位，设计格式如下：操作码源寄存器目的寄存器三条指令的操作码分别为01设计16位字长的寄存器-存储器型变址寻址方式指令如下：操作码通用寄存器变址寄存器偏移地址四条指令的操作码分别为11，0011，01111，10111习题2.15某处理机的指令字长为16位，有双地址指令、单地址指令和零地址指令三类，并假设每个地址字段的长度均为6位。如果双地址指令有15条，单地址指令和零地址指令的条数基本相同，问单地址指令和零地址指令各有多少条？并且为这三类指令分配操作码。如果要求三类指令的比例大致为1：9：9，问双地址指令、单地址指令和零地址指令各有

16、多少条？并且为这三类指令分配操作码。解答首先，我们可以根据指令地址的数量来决定各种指令在指令空间上的分布：如果我们按照从小到大的顺序分配操作码，这样，按照指令数值从小到大的顺序，分别为双地址指令、单地址指令和零地址指令。其次可以根据指令的条数来大致的估计操作码的长度：双指令15条，需要4位指令来区分，剩下的12位指令平均分给单地址和零地址指令，每种指令可以用6位指令来区分，这样，各指令的条数为：双地址指令15条，地址码：0000；1110单地址指令26-1条=，6地3址码：1111000000；1111111110零地址指令64条，地址码：1111111111000000。1111111111

17、11111(2)与上面的分析相同，可以得出答案：双地址指令14条，地址码：0000；1101单地址指令26*2-2条，=111206000000，11111101101010101000；1111111110零地址指令12条81111111111000000。1111111111111111第三章习题解答习题设有一个两层的存储器层次结构：和。的命中率用表示，并分别令和为每千字节的成本,和为存储器容量，和为存取时间。在什么条件下，整个存储器系统的平均成本会接近于2该层次结构的存储器有效存取时间是多少？令两层存储器的速度比，并令为存储系统的存取效率。试以和命中率来表示。试分别画出、和时，和的关系图

18、。如果，为使，要求的命中率是多少？（5）中的命中率实际上很难达到，假设实际的命中率只能达到和.9。6现在采用一种缓冲技术来解决这个问题。当访问不命中时，把包括被访问数据在内的一个数据块都从取到中，并假设被取到中的每个数据平均可以被重复访问次。请设计缓冲深度（即每次从取到中的数据块的大小）。解答（）整个存储系统的平均成本为：cs11s1cs22s2sc11s2sr-c21不难看出：当非常小的时候,上式的值约等于，即:和时，整个存储器系统的平均成本会接近于为）（）因为等于，所以3)tht(Ih)t12hh1h(1h)r将数值代入和的关系式可以算得9405通过缓冲的方法，我们需要将命中率从0.提9高

19、6到。假设对存储器的访问次数为，缓冲块的大小为。那么，缓冲的次数为次；所以通过对的命中率来列等式有:09995096n5m0.0005n解这个方程有:m15.8所以要达到()中的访问效率，缓冲的深度应该至少是(个数据单位)。习题要求完成一个两层存储系统的容量设计。第一层是高速缓存，其容量有三种选择：字节、字节和字节。第二层是主存储器，其容量为字节。分别令和是每个字节的成本，和是和的存取时间。假定和，三种容量高速缓存的命中率分别为，和。在的条件下，二种咼速缓存的平均存取时间是多少？(注意：是从到的时间。是从到的时间，不是从至U的时间)。如果美圆字节，试说明整个存储器层次结构的平均字节成本。对三种

20、存储器的设计作一个比较，并分别按平均成本和平均存取时间指出它们性能的排列次序。再根据平均成本和平均存取时间的乘积，选择最佳设计。解答求()()()，所以()()()()因为平均字节成本为：cs11s1cs22s2s1s2c21将各个值代入可得：美元字节,s22=；美，元要字字2节，；美，元4要字字节。(要)(按照平均成本来说，按照平均存取时间来说。如果根据平均成本和平均存取时间肝号(0-255)颤号（0-4095）员内翩俎址（0-1023）的乘积()来计算的话，则第三种方案是最佳的。习题解答各种存储器的地址格式如下：方式：个模块高位交叉no方式豔的柚0肝号(0-255)颤号（0-4095）员内

21、翩俎址（0-1023）肝号(0-255)颤号（0-4095）员内翩俎址（0-1023）缺的片馳址肝号(0-255)颤号（0-4095）员内翩俎址（0-1023）肝号(0-255)颤号（0-4095）员内翩俎址（0-1023）路高位交低位0因此可以提高频=|缺点是访问效率不高；严充不主存种的来说law高位交叉访问存储器的优._低位交叉访问存储器可以用分时的方法来提高速度，但扩充不方便。各种存储器的频带宽度和他们的工作频率有关，在不考虑冲突的情况下，如果有足够多的独立控制电路和寄存器，那么，他们的频带宽度是相同的。存储器的逻辑示意图略。注意，并行访问存储器和低位交叉访问存储器很相象，只不过，并行访

22、问存储器使用存储模块号（存储体号）来对已经输出的结果进行选择，而低位交叉访问存储器则用来生成对存储模块（存储体）的片选信号，他通过流水的方式来提高访问的速度。习题一个虚拟存储器按字节编址，最多有个用户，每个用户最多要用页，每页字节。主存容量字节，快表按地址访问，共个存储字，快表地址码经散列变换得到，为减少散列冲突，快表分为两组，有两套独立的相等比较电路。写出多用户虚地址和主存地址的格式，并标出各字段的长度。散列变换部件的输入位数和输出位数各为多少？每个相等比较电路的位数是多少？快表每个存储字的总长度为多少位？为哪几个字段？各字段的长度为多少位？画出多用户虚地址经快表变换成主存地址的逻辑示意图。

23、解答虚地址的长度为位，格式如下:292123由于位，而输出的为快表的地址，如果我们假设快表相等比快表中见课本（计算机系统结构（第二版），郑纬民、汤志中，清华大学出版社）图所以，相等比较电路需要位。户虚页号为位，实页号为位，共有位。习题解答在分配的主存页面数目大于等于5的情况下，这时，除了第一次调入不命中，以后的访问均命中，可以达到最高的页面命中率：实际命中的次数为次，所以可能达到的最高页面命中率为：7H一0.583312由于在页面数大于等于5的情况下，肯定可以达到最高命中率，所以我们来看页面数小于5时能否达到该命中率：分配的主存页面数等于时，调度过程如下：算法命中次调入调入调入调入命中调命入中

24、命中命中命中命中命中此时也可以达到最高命中率；分配的主存页面等于3时，调度过程如下：算法命中次调入调入调入调入命中一调调入入调入命中一调入调入命中一此时不能达到最高命中率。所以至少应该分配位个主存页面。我们假设程序每次只访问一个存储单元，这样，对每一个特定页面的访问过程可以描述如下：因为第一次总是不命中的，而平均起来，随后的1位2次3总是命中的，然后再次被调出主存，并再次重复先前的过程。所以访问存储单元的命中率为：1023H-0.9991024习题假设在一个采用组相联映象方式的中，主存有共块组成，有组，每组块，每块的大小为个字节，采用块替换算法。在一个程序执行过程中依次访问这个的块地址流如下：

25、（1）写出主存地址的格式，并标出各字段的长度。写出地址的格式，并标出各字段的长度。画出主存与之间各个块的映象对应关系。如果的各个块号为、和3列出程序执行过程中的块地址流情况。如果采用替换算法，计算的块命中率。采用替换算法，计算的块命中率。如果改为全相联映象方式，再做和，可以得出什么结论？如果在程序执行过程中，每从主存装入一块到，则平均要对这个块访问次。请计算在这种情况下的命中率。解答主存共有和个区，每个区和组，每个组和块，每块、个个字节，如果按字节寻址，那么主存需要共位，如下图所示：肝号(0-255)颤号（0-4095）员内翩俎址（0-1023）3）。采用算法的调度图如下:H0.2512采用算

26、法的调度图如下:4H一0.3312改用全相联以后，当采用算法时:算法命中次调入调入调入调入命中命调中入调入命中调入调入命中块命中率为：4H一0.3312当采用算法时:算法命中次调入调入调入调入命中命调中入调入命中调入调入调入块命中率为：3H0.2512可以看出，对不同的算法，全相联并不总是能够提高命中率。我们考虑的是对中存储单元的命中率，假设平均访问次数次中包含第一次的访问，同题（）的分析，我们可以得到命中率为：H0.937516第四章习题解答习题4.7一个字节多路通道连接有5台设备，它们的数据传输率如表4.所7示。表设备的数据传输率设备名称数据传输速率（/服务优先级（最高）计算这个字节多路通

27、道的实际工作流量。为了使通道能够正常工作，请设计通道的最大流量和工作周期。当这个字节多路通道工作在最大流量时，5台设备都在0时刻同时向通道发出第一次传送数据的请求，并在以后的时间里按照各自的数据传输速率连续工作。画出通道分时为各台设备服务的时间关系图，并计算这个字节多路通道处理完各台设备的第一次数据服务请求的时刻。解答我们道把数据传输速率理解为设备的数据产生速率，即设备对应的子通道数据传输速率，那么，通道的实际流量等于各子通道的流量之和：。我们取流量上限为，则工作周期为。通道分时工作的时间关系图如下所示。通道处理完各设备第一次数据服务请求的时刻分别为：、DID2D3第五章习题解答习题假设一条指

28、令的执行过程分为“取指令”“分析”和“执行”三段，每一段的执行时间分别为t和。在下列各种情况下，分别写出连续执行条指令所需要的时间表达式。顺序执行方式。仅“取指令”和“执行”重叠。先行控制方式。解答顺序执行需要的时间如下：T(23)n6n取指令和执行重叠，即一次重叠执行方式，我们假设第条指令的取指令和第条指令的执行同时结束，那么所需要的时间为：T(2)n5n米用先行控制以后：Tn习题一条线性流水线有个功能段组成，每个功能段的延迟时间都相等，都为。开始个厶，每间隔一个向流水线输入一个任务，然后停顿个厶，如此重复。求流水线的实际吞吐率、加速比和效率。解答流水线的时空图如下：A功能段41234567

29、功能段31234567功能段21234567功能段11234567ttttttttt0111t3141t我们可以看出，在()0的时间内，可以输出个结果，如果指令的序列足够长(-)，并且指令间不存在相关，那么，吞吐率可以认为满足：TP而5両击而島(n)加速比为：20(n115n420n.20(11n.1).11n.111.1/n从上面的时空图很容易看出，效率为：zT.20n.5.5,.Eo(n)k.T4.(11n.1)11.1/n11kF.10Ai习题5.8用一条5个功能段的浮点加法器流水线计算i.1。每个功能段的延迟时间均相等，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存

30、器。要求用尽可能短的时间完成计算，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。解答首先需要考虑的是，10个数的的和最少需要做几次加法。我们可以发现，加法的次数是不能减少的：9次；于是我们要尽可能快的完成任务，就只有考虑如何让流水线尽可能充满，这需要消除前后指令之间的相关。由于加法满足交换率和结合率，我们可以调整运算次序如以下的指令序列，我们把中间结果寄存器称为，源操作数寄存器称为，最后结果寄存器称为，并假设源操作数已经在寄存器中，则指令如下：这并不是唯一可能的计算方法。假设功能段的延迟为。时空图如下，图中的数字是指令号:功能段5功能段4功能段3功能段2功能段11234567812

31、3456781234567812345678123456789ttttttttt01t21314151整个计算过程需要2,所以吞吐率为:93Tp.217加速比为：921452.142921935217效率为：TEkTk功能段，乘法操作使习题5.9一条线性静态多功能流水线由6个功能段组成，加法操作使用其中的1、用其中的1、4、5、6功能段，每个功能段的延迟时间均相等。流水线的输入端与输出端之间有直接数据通路，f（AB）ii而且设置有足够的缓冲寄存器。现在用这条流水线计算：，画出流水线时空图，并计算流水线的实际吞吐率、加速比和效率。解答为了取得较高的速度，我们需要一次将乘法作完，设源操作数存放在寄

32、存器、中，中间结果存放在寄存器中，最后结果存放在寄存器中，则执行的指令序列如下所示：这并不是唯一可能的计算方法。假设功能段的延迟为。时空图（不完全）如下，图中的数字是指令号:整个计算过程需要,所以吞吐率为:加速比为：S*2效率为：TEkTk11416223Tp1122功能段6123456789功能段5123456功能段4123456功能段378910功能段278910功能段112345678910ttttttttt0tt2t3t4t5t习题在下列不同结构的处理机上运行x的矩阵乘法xb计算所需要的最短时间。只计算乘法指令和加法指令的执行时间，不计算取操作数、数据传送和程序控制等指令的执行时间。加

33、法部件和乘法部件的延迟时间都是3个时钟周期，另外，加法指令和乘法指令还要经过一个“取指令”和“指令译码”的时钟周期，每个时钟周期为，的初始值为“”。各操作部件的输出端有直接数据通路连接到有关操作部件的输入端，在操作部件的输出端设置有足够容量的缓冲寄存器。处理机内只有一个通用操作部件，采用顺序方式执行指令。单流水线标量处理机，有一条两个功能的静态流水线，流水线每个功能段的延迟时间均为一个时钟周期，加法操作和乘法操作各经过3个功能段。多操作部件处理机，处理机内有独立的乘法部件和加法部件，两个操作部件可以并行工作。只有一个指令流水线，操作部件不采用流水线结构。单流水线标量处理机，处理机内有两条独立的

34、操作流水线，流水线每个功能段的延迟时间均为一个时钟周期。超标量处理机，每个时钟周期同时发射一条乘法指令和一条加法指令，处理机内有两条独立的操作流水线，流水线的每个功能段的延迟时间均为一个时钟周期。超流水线处理机，把一个时钟周期分为两个流水级，加法部件和乘法部件的延迟时间都为6个流水级，每个时钟周期能够分时发射两条指令，即每个流水级能够发射一条指令。超标量超流水线处理机，把一个时钟周期分为两个流水级，加法部件和乘法部件延迟时间都为6个流水级，每个流水级能够同时发射一条乘法指令和一条加法指令。解答要完成上面的矩阵乘法，我们可以计算需要完成的各种操作的数量(假定和都是X的矩阵。语言代码如下：需要完成

35、的乘法数目为XX次；需要完成的加法数目为XX次；下面我们分析处理机的结构会给性能带来什么样的影响。顺序执行时，每个乘法和加法指令都需要5个时钟周期(取指令、指令分析、指令执行)；所以所需要的时间为：T(512448)20ns96000ns96ms单流水线标量处理机，采用两功能静态流水线时；因为有足够的缓冲寄存器，所以我们可以首先把所有的乘法计算完，并通过调度使加法流水线不出现停顿，所以所需要的时间为：TT2(35121)(34481)20ns19320ns第一条指令进入流水线乘法加法多操作部件处理机，只有一条指令流水线。由于只有一条指令流水线，所以只能一个时钟周期发射一条指令，我们可以考察加法

36、部件的执行过程，对矩阵的第一个元素，当乘法部件完成两次计算后，加法部件启动运行7次，然后对其余的元素，加法部件停顿3个时钟周期，然后运行7次。故执行时间为：T2(3237)63(337)20ns30820ns单流水线标量处理机，有两条独立的操作流水线；由于只有一条指令流水线，所以只能一个时钟周期发射一条指令，由于存在足够的缓冲寄存器，我们可以通过合适的调度消除数据相关。故执行时间为：T23(512448)120ns19280ns超标量机，能同时发射一条加法和一条乘法指令，有两条独立的操作流水线。他的执行过程和(3)很相象，乘法流水线一直在运行，而加法流水线因为数据相关而存在停顿。我们可以换个角

37、度，来考察乘法流水线的运行情况。从第3个时钟周期，乘法流水线一直忙碌，在乘法流水线完成所有计算后，加法流水线还需要完成最后一次计算。所以执行时间为：T23(5121)320ns10380ns超流水线处理机，每个时钟周期发射两条指令，加法部件和乘法部件都为6个流水级。事实上相当于将时钟周期变成了，而加法和乘法流水线变成了级。这样和()类似有执行时间为：T26(512448)1lOns9670ns超标量超流水线处理机，一个时钟周期分为两个流水级，加法部件和乘法部件都为6个流水级，每个流水级能同时发射一条加法和一条乘法指令。综合(5)和(6)的分析，我们可以知道，执行时间为：T26(5121)6lOns5250ns