第二章：51单片机硬件电路

《第二章：51单片机硬件电路》由会员分享，可在线阅读，更多相关《第二章：51单片机硬件电路（172页珍藏版）》请在装配图网上搜索。

1、 MCS-51系列单片机已有十多种产品，可分为两大系列：系列单片机已有十多种产品，可分为两大系列：51子系列和子系列和52子系列。子系列。 51子系列主要有子系列主要有8031、8051、8751三种机型。它们的指令系三种机型。它们的指令系统与芯片引脚完全兼容。它们的差别仅在于片内有无统与芯片引脚完全兼容。它们的差别仅在于片内有无ROM或或EPROM。 52子系列主要有子系列主要有8032、8052、8752三种机型。三种机型。52子系列与子系列与51子系列的不同之处在于：片内数据存储器增至子系列的不同之处在于：片内数据存储器增至256字节；片内程字节；片内程序存储器增至序存储器增至8 KB

2、(8032无无)；有；有3个个16位定时位定时/计数器，计数器，6个中断个中断源。其它性能均与源。其它性能均与51子系列相同。子系列相同。MCS-51系列单片机简介系列单片机简介2.1.1 主要功能主要功能8 8 位的位的 CPUCPU， 片内有振荡器和时钟电路片内有振荡器和时钟电路, ,工作频率为工作频率为 1 112MHz12MHz（Atmel 89CxxAtmel 89Cxx为为0 024MHz24MHz）片内有片内有 128/256128/256字节字节 RAMRAM片内有片内有 0K/4K/8K0K/4K/8K字节字节 程序存储器程序存储器ROMROM可寻址片外可寻址片外 64K64

3、K字节字节 数据存储器数据存储器RAMRAM可寻址片外可寻址片外 64K64K字节字节 程序存储器程序存储器ROMROM片内片内 21/2621/26个个 特殊功能寄存器特殊功能寄存器（SFRSFR）4 4个个8 8位的并行位的并行I/OI/O口口（PIOPIO）1 1个个 全双工串行全双工串行I/OI/O口口（SIO/UARTSIO/UART）2/32/3个个1616位位 定时器定时器/ /计数器计数器（TIMER/COUNTERTIMER/COUNTER）可处理可处理 5/65/6个个中断源，中断源，两级两级中断优先级中断优先级内置内置1 1个个布尔处理器布尔处理器和和1 1个个布尔累加器

4、布尔累加器（CyCy）MCS-51MCS-51指令集含指令集含 111111条指令条指令MCS-MCS-5151系列单片机配置一览表系列单片机配置一览表系列系列片内存储器（字节）片内存储器（字节）定时器定时器计数器计数器并行并行I/OI/O串行串行I/OI/O中中断断源源片内片内ROMROM片内片内RAMRAM无无有有ROMROM有有EPROMEPROMIntelIntelMCS-51MCS-51子系列子系列8031803180C3180C318051805180C5180C51(4K(4K字节字节) )8751875187C5187C51(4K(4K字节字节) )128128字节字节2 21

5、6164 48 8位位1 15 5IntelIntelMCS-52MCS-52子系列子系列8032803280C3280C328052805280C5280C52(8K(8K字节字节) )8752875287C5287C52(8K(8K字节字节) )256256字节字节3 316164 48 8位位1 16 6注意：注意：今后将会经常提到今后将会经常提到ATMELATMEL的的AT89CAT89C20512051/ /5151/ /5252等等MCUMCU！ATEMLATEML89C89C系列系列( (常用型常用型) )10511051(1K)(1K)/ / 20512051(2K)(2K)/

6、 / 40514051(4K)(4K)（2020条引脚条引脚DIPDIP封装）封装）1281282 215151 15 589C5189C51(4K)(4K)/ / 89C5289C52(8K)(8K)（4040条引脚条引脚DIPDIP封装）封装）128/128/2562562/32/332321 15/65/6时钟电路时钟电路CPUROMRAMT0 T1中断系统中断系统串行接口串行接口并行接口并行接口P0 P1 P2 P3TXD RXDINT0 INT1定时计数器定时计数器结构框图结构框图中央处理器中央处理器CPU：8位，位，运算和控制运算和控制功能功能内部内部RAM：共共256个个RAM单

7、单元，用户使用元，用户使用前前128个单元，个单元，用于存放可读用于存放可读写数据，后写数据，后128个单元被个单元被专用寄存器占专用寄存器占用。用。内部内部ROM：4KB掩膜掩膜ROM，用于存放程序、用于存放程序、原始数据和表原始数据和表格。格。定时定时/计数器：计数器：两个两个16位的定位的定时时/计数器，实计数器，实现定时或计数现定时或计数功能。功能。并行并行I/O口：口：4个个8位的位的I/O口口P0、P1、P2、P3。串行口：串行口：一个全一个全双工串行口。双工串行口。中断控制系统：中断控制系统：5个中断源（外个中断源（外部中断部中断2个，定个，定时时/计数中断计数中断2 个，串行中

8、断个，串行中断1个）个）时钟电路：时钟电路：可可产生时钟脉冲产生时钟脉冲序列，允许晶序列，允许晶振频率振频率6MHZ和和12MHZ2.1.2 内部结构框图内部结构框图2.1.3 外部引脚说明外部引脚说明MCS-51MCS-51单片机单片机4040脚脚VccVcc, , GNDGND 2 2XTAL1XTAL1, , XTAL2XTAL2 2 2RESETRESET 1 1EAEA/Vpp /Vpp 1 1ALEALE/PROG /PROG 1 1PSENPSEN 1 1P0.0P0.0P0.7 P0.7 8 8 P1.0P1.0P1.7 P1.7 8 8 P2.0P2.0P2.7 P2.7 8

9、 8 P3.0P3.0P3.7 P3.7 8 8ALEPSENEARD(外部数据存储器读脉冲)P3.2P3.3位线位线引脚引脚第二功能第二功能P3.010RXD（串行输入口）（串行输入口）P3.111TXD（串行输出口）（串行输出口）12INT0（外部中断（外部中断0）13INT1（外部中断（外部中断1）P3.414T0（定时器（定时器0的计数输入）的计数输入）P3.515T1(定时器定时器1的计数输入的计数输入)16WR(外部数据存储器写脉冲外部数据存储器写脉冲)17P3.7 P3.6 表表2-3 P3口的第二功能表口的第二功能表例例: : MOV A,#09HMOV A,#09H 74H7

10、4H 09H09H ; ;把把09H09H送到累加器送到累加器A A中中执行过程执行过程PC=0000H0001H0000H0002H0 1 1 1 0 1 0 00 0 0 0 1 0 0 1(PC)(PC)0001H0002H0000H(PC)执行过程执行过程2.2.1 运算器运算器 微处理器又称微处理器又称CPU，是单片机内部的核心部，是单片机内部的核心部件件, 它决定了单片机的主要功能特性。它决定了单片机的主要功能特性。 它由它由运算运算器器和和控制器控制器两大部分组成。两大部分组成。一一. 算术逻辑单元算术逻辑单元功能：完成带进位位加减法、不带进位位加法、加减功能：完成带进位位加减法

11、、不带进位位加法、加减1、逻辑与、逻辑或、逻辑异或、循环移位、数据传送、逻辑与、逻辑或、逻辑异或、循环移位、数据传送、程序转移。程序转移。特点：特点：1）在）在B的配合下完成除法和乘法运算的配合下完成除法和乘法运算2）进行多种内容交换操作）进行多种内容交换操作3）作比较判断操作）作比较判断操作4）强大的位操作功能）强大的位操作功能二二. 累加器累加器特点：特点：1）算术和逻辑运算和）算术和逻辑运算和A有关；有关； 2）运算数据来自）运算数据来自A，经常回到，经常回到AINC A ；A中内容加中内容加1 ADD A,#50H；A中内容加中内容加50放回放回A中中ANL A,#50H；A中内容与中

12、内容与50相与相与三三. 程序状态字程序状态字PSW.7PSW.0PSW.6 PSW.52.2.2 控制器控制器指令寄存器指令寄存器指令译码器指令译码器定时及控制电路定时及控制电路2.2.3 振荡器和振荡器和CPU时序时序一一. 振荡器振荡器C130pFC230pFXTAL1XTAL2MCS-51GND表表2.2 单片机外部时钟接法表单片机外部时钟接法表芯片类型芯片类型XTAL1XTAL2HMOS型型接地接地接片外振荡脉冲输入端接片外振荡脉冲输入端(带上拉电阻带上拉电阻)CHMOS型型接片外振荡脉冲输入端接片外振荡脉冲输入端(带上拉电阻带上拉电阻)悬浮悬浮接接 法法二二. CPU时序时序CPU

13、CPU总是按照一定的时钟节拍与时序工作：总是按照一定的时钟节拍与时序工作：振荡周期振荡周期/ /时钟周期：时钟周期： TcTc= =晶振频率晶振频率foscfosc（或外加频率）的倒数（或外加频率）的倒数状态周期：状态周期：TsTs= =2 2个时钟周期个时钟周期( (TcTc) )（很少用到此概念）（很少用到此概念）机器周期：机器周期：TmTm= =6 6个状态周期个状态周期( (TsTs)=)=1212个振荡周期个振荡周期( (TcTc) )指令周期指令周期: : Ti:Ti:执行一条指令所需的机器周期执行一条指令所需的机器周期( (TmTm) )数数牢牢记住牢牢记住： 振荡周期振荡周期

14、= = 晶振频率晶振频率foscfosc的倒数；的倒数； 1 1个机器周期个机器周期 = 12= 12个振荡周期；个振荡周期； 1 1个指令周期个指令周期 = 1= 1、2 2、4 4个机器周期个机器周期ALE2S6S2S6S3S4S5S3S4S5S1S1S一个机器周期一个机器周期P1 P2P1 P22S1S6S1S单字节单周期指令例：INC A读操作码读操作码）读下一个操作码（丢弃读下一个操作码（丢弃3S4S5SALE2S1S6S1S单字节单周期指令单字节单周期指令例：例：INC A读操作码读操作码）读下一个操作码（丢弃读下一个操作码（丢弃3S4S5S2S1S6S1S3S4S5S读操作码读操

15、作码读第二个字节读第二个字节双字节单周期指令双字节单周期指令例：例：ADD A，DATA2S1S6S3S4S5S2S1S6S3S4S5S读操作码读操作码读读操操作作码码（丢丢弃弃）单字节双周期指令例：INC DPTR2P1P1S2S6S2P1P1S2S6S3S4S5S3S4S5S 当当ALEALE（ALEALE信号为振荡频率信号为振荡频率6 6分频分频）正跳变时，对应）正跳变时，对应单片机进行一次读指令操作。一个机器周期二次出现，单片机进行一次读指令操作。一个机器周期二次出现，在在S1P2S1P2和和S2P1S2P1及及S4P2S4P2和和S5P1S5P1期间。期间。 ALEALE有效宽度为一

16、个状态周期。有效宽度为一个状态周期。（1 1）单字节单周期指令：）单字节单周期指令：INC AINC A 只需进行一次读指令操作（指令只有一个字节），只需进行一次读指令操作（指令只有一个字节），当第二个当第二个ALEALE有效时，由于有效时，由于PCPC没有加没有加1 1，读出的还是原指，读出的还是原指令。属于一次无效操作。令。属于一次无效操作。（2 2）双字节单周期指令：）双字节单周期指令：ADD AADD A，#data#data ALE ALE两次读操作都有效，第一次读操作码（指令第一字两次读操作都有效，第一次读操作码（指令第一字节），第二次读立即数（指令第二字节）。节），第二次读立即数

17、（指令第二字节）。（3 3）单字节双周期指令：）单字节双周期指令：INC DPTRINC DPTR 两个机器周期共进行四次读指令操作，但其后三次的两个机器周期共进行四次读指令操作，但其后三次的读操作都是无效的。读操作都是无效的。数据存储器数据存储器RAMRAM（Random Access MemoryRandom Access Memory）程序存储器程序存储器ROMROM（Read Only MemoryRead Only Memory）闪速存储器闪速存储器Flash MemoryFlash MemoryEPROMEPROM（UVUV）Erazible Programmable ROMEra

18、zible Programmable ROMEEPROM/EEEPROM/E2 2PROMPROMElectrical Erasable Electrical Erasable Programmable ROM Programmable ROM静态存储器静态存储器 SRAMSRAMStatic RAMStatic RAM （动态存储器（动态存储器 DRAMDRAMDynamic RAMDynamic RAM）按字节寻址：每个字节按字节寻址：每个字节(8(8个位个位) )占一个地址占一个地址按位寻址：有的存储器每一个位就有一个地址按位寻址：有的存储器每一个位就有一个地址单片机存储器单片机存储器有

19、关的几个概念：有关的几个概念：8051存储器可以分成两大类：存储器可以分成两大类： RAM，CPU在运行时能随时进行数据的写入和在运行时能随时进行数据的写入和读出，但在关闭电源时，其所存储的信息将丢失。读出，但在关闭电源时，其所存储的信息将丢失。它用来存放暂时性的输入输出数据、运算的中间它用来存放暂时性的输入输出数据、运算的中间结果或用作堆栈。结果或用作堆栈。 ROM是一种写入信息后不易改写的存储器。断是一种写入信息后不易改写的存储器。断电后，电后，ROM中的信息保留不变。用来存放固定的中的信息保留不变。用来存放固定的程序或数据，如系统监控程序、常数表格等。程序或数据，如系统监控程序、常数表格

20、等。 一般微机通常只有一个逻辑空间，可以随意安一般微机通常只有一个逻辑空间，可以随意安排排ROM或或RAM。访问存储器时，同一地址对应唯。访问存储器时，同一地址对应唯一的存储单元，可以是一的存储单元，可以是ROM也可以是也可以是 RAM，并用，并用同类访问指令。这种结构称为同类访问指令。这种结构称为普林斯顿结构普林斯顿结构。 51单片机的存储器在物理结构上分为程序存储单片机的存储器在物理结构上分为程序存储空间和数据存储空间，共有四个：片内和片外程序空间和数据存储空间，共有四个：片内和片外程序存储空间以及片内和片外数据存储空间。这种在物存储空间以及片内和片外数据存储空间。这种在物理结构上把程序存

21、储器和数据存储器分开的结构形理结构上把程序存储器和数据存储器分开的结构形式称为式称为哈佛结构哈佛结构。12345678910111213142827262524232221 201918171615EPROM276412345678910111213142827262524232221 201918171615EPROM27641234567891011121314151617181920403938373635343332313029282726252424222112345678910111213142827262524232221 201918171615RAM6264 12345678

22、910111213142827262524232221 201918171615RAM6264 80318751805189C51256B（字节）4K64K64K2.3.1 程序存储器程序存储器 计算机的工作是按照事先编制好的程序命令序计算机的工作是按照事先编制好的程序命令序列一条条顺序执行的，程序存储器就是用来存放这列一条条顺序执行的，程序存储器就是用来存放这些已编好的程序和表格常数，它由只读存储器些已编好的程序和表格常数，它由只读存储器ROM或或EPROM组成。计算机为了有序地工作，设置了一组成。计算机为了有序地工作，设置了一个专用寄存器个专用寄存器 - 程序计数器程序计数器PC，用以存放

23、将要执行用以存放将要执行的指令地址的指令地址。每取出指令的个字节后，其内容自。每取出指令的个字节后，其内容自动加，指向下一字节地址，使计算机依次从程序动加，指向下一字节地址，使计算机依次从程序存储器取出指令予以执行，完成某种程序操作。由存储器取出指令予以执行，完成某种程序操作。由于于MCS-51单片机的程序计数器为单片机的程序计数器为16位，因此，可寻位，因此，可寻址的地址空间为址的地址空间为64 KB。一编址与访问一编址与访问图图2-6 程序存储器编址图程序存储器编址图二二7个特殊单元个特殊单元表2-4 MCS-51单片机复位、中断入口地址中中 断断 源源入入 口口 地地 址址复位复位000

24、0H外部中断外部中断00003H定时器定时器/计数器计数器0溢出溢出000BH外部中断外部中断10013H定时器定时器/计数器计数器1溢出溢出001BH串行口中断串行口中断0023H定时器定时器/计数器计数器2溢出或溢出或T2EX端负跳变端负跳变(52子系子系列列)002BH2.3.2 数据存储器数据存储器一编址与访问一编址与访问 MCS-51单片机片内、外数据存储器是两个独立的地址空单片机片内、外数据存储器是两个独立的地址空间，应分别单独编址。片内数据存储器除间，应分别单独编址。片内数据存储器除RAM块外，还有特块外，还有特殊功能寄存器殊功能寄存器(SFR)块。对于块。对于51子系列，前者有

25、子系列，前者有128个字节，个字节，其编址为其编址为00H7FH；后者有；后者有128个字节，其编址为个字节，其编址为80HFFH；二者连续而不重叠。对于二者连续而不重叠。对于52子系列，前者有子系列，前者有256个字节，其编个字节，其编址为址为00HFFH；后者有；后者有128个字节，其编址为个字节，其编址为80HFFH。后后者与前者高者与前者高128个字节的编址是重叠的个字节的编址是重叠的。由于访问它们所用的由于访问它们所用的指令不同，并不会引起混乱指令不同，并不会引起混乱。片外数据存储器一般是。片外数据存储器一般是16位编位编址。址。数据存储器编址图数据存储器编址图(a) 51子系列；子

26、系列； (b) 52子系列子系列00H7FH80HFFH片内 RAMSFR0000HFFFFH片外RAM00H7FH80HFFH片内 RAMSFR片外RAMSRF80HFFH 0000HFFFFH(a)(b)二片内数据存储器二片内数据存储器1. 工作寄存器区工作寄存器区00H R0 工作寄存器工作寄存器0组组01HR1工工 07HR7 08HR0 工作寄存器工作寄存器1组组作作 09HR1 寄寄 0FHR7 10HR0 工作寄存器工作寄存器2组组存存 11HR1 器器 17HR7 18HR0 工作寄存器工作寄存器3组组区区 19HR11FHR751子系列单片机片内RAM的配置例如例如CLRPS

27、W.4;RS1=0SETB PSW.3;RS0=1MOV R0, #28H;将立即数将立即数28送到工作寄存送到工作寄存器器1组组R0，也就是片内，也就是片内RAM的的08单元单元2. 位寻址区位寻址区3. 数据缓冲区数据缓冲区 30H7FH是数据缓冲区, 也就是用户RAM区, 共80个单元。 MCS52子系列片内RAM有256个单元, 前两个区的单元数与地址都和MCS51子系列一致， 用户RAM区从30HFFH, 共208个单元。 4. 三特殊功能寄存器三特殊功能寄存器 特殊功能寄存器特殊功能寄存器(SFR，即，即Special Function Registers)，又称为又称为专用寄存器

28、专用寄存器，专用于控制、管理片内算术逻辑部件、，专用于控制、管理片内算术逻辑部件、并行并行I/O口、串行口、串行I/O口、定时器口、定时器/计数器、中断系统等功能计数器、中断系统等功能模块的工作。模块的工作。用户在编程时可以置数设定，却不能自由移作用户在编程时可以置数设定，却不能自由移作它用它用。在。在51子系列单片机中，各专用寄存器子系列单片机中，各专用寄存器(PC例外例外)与片内与片内RAM统一编址，且作为直接寻址字节，可直接寻址。除统一编址，且作为直接寻址字节，可直接寻址。除PC外，外，51子系列有子系列有18个专用寄存器，其中个专用寄存器，其中3个为双字节寄存器，共占个为双字节寄存器，

29、共占用用21个字节；个字节；52子系列有子系列有21个专用寄存器，其中个专用寄存器，其中5个双字节寄个双字节寄存器，共占用存器，共占用26个字节。按地址排列的各特殊功能寄存器名个字节。按地址排列的各特殊功能寄存器名称、表示符、地址等如表所示。其中有称、表示符、地址等如表所示。其中有12个专用寄存器可以个专用寄存器可以位寻址，它们字节地址的低半字节都为位寻址，它们字节地址的低半字节都为0H或或8H(即可位寻址即可位寻址的特殊功能寄存器字节地址具有能被的特殊功能寄存器字节地址具有能被8整除的特征整除的特征)，共有可，共有可寻址位寻址位128- -3 (未定义未定义)=93位。位。表表2- 特殊功能

30、寄存器名称、表示符、地址一览表特殊功能寄存器名称、表示符、地址一览表续表续表 对于定时器对于定时器/计数器来说，不管是独立的定时器芯片还是单片机内的计数器来说，不管是独立的定时器芯片还是单片机内的定时器，大都具有以下特点：定时器，大都具有以下特点： (1) 定时器定时器/计数器有多种方式，可以是计数方式也可以是定时方式。计数器有多种方式，可以是计数方式也可以是定时方式。 (2) 定时器定时器/计数器的计数值是可变的，当然计数的最大值是有限的，计数器的计数值是可变的，当然计数的最大值是有限的，这取决于计数器的位数。计数的最大值也就限定了定时的最大值。这取决于计数器的位数。计数的最大值也就限定了定

31、时的最大值。 (3) 在到达设定的定时或计数值时发出中断申请，以便实现定时控制。在到达设定的定时或计数值时发出中断申请，以便实现定时控制。 MCS-51单片机单片机(51子系列子系列)内带有两个内带有两个16位定时器位定时器/计数器计数器T0和和T1，它，它们均可作为定时器或计数器使用。们均可作为定时器或计数器使用。2.4.1 主要特性主要特性2.4.2 定时器定时器/计数器计数器T0、T1的结构的结构图2.13 定时器/计数器T0、T1的结构框图一一16位加法器位加法器 定时器/计数器的核心是16位加法计数器，图中用特殊功能寄存器TH0、TL0及TH1、TL1表示。TH0、TL0是定时器/计

32、数器0加法计数器的高8位和低8位，TH1、TL1是定时器/计数器1加法计数器的高8位和低8位。 作计数器用时，加法计数器对芯片引脚T0(P3.4)或T1(P3.5)上的输入脉冲计数。每输入一个脉冲，加法计数器增加1。加法计数溢出时可向CPU发出中断请求信号。 作定时器用时，加法计数器对内部机器周期脉冲作定时器用时，加法计数器对内部机器周期脉冲Tcy计数。计数。由于机器周期是定值，所以对由于机器周期是定值，所以对Tcy的计数就是定时，如的计数就是定时，如Tcy=1s，计数值，计数值100，相当于定时，相当于定时100s。 加法计数器的初值可以由程序设定，设置的初值不同，计加法计数器的初值可以由程

33、序设定，设置的初值不同，计数值或定时时间就不同。在定时器数值或定时时间就不同。在定时器/计数器的工作过程中，加计数器的工作过程中，加法计数器的内容可用程序读回法计数器的内容可用程序读回CPU。二定时器二定时器/计数器计数器方式控制寄存器方式控制寄存器TMOD 定时器/计数器T0、T1都有四种工作方式，可通过程序对TMOD设置来选择。TMOD的低4位用于定时器/计数器0，高4位用于定时器/计数器1。其位定义如下：TMOD字节地址89H D7 D6 D5 D4 D3 D2 D1 D0T1T0 ：定时或计数功能选择位，当C/ T =1时为计数方式；当C/ =0时为定时方式。 M1、M0：定时器/计数

34、器工作方式选择位，其值与工作方式对应关系如下表所示。 GATE：门控位，用于控制定时器/计数器的启动是否受外部中断请求信号的影响。如果GATE=1，定时器/计数器0的启动受芯片引脚 (P3.2)控制，定时器/计数器1的启动受芯片引脚 (P3.3)控制；如果GATE=0,定时器/计数器的启动与引脚 、 无关。一般情况下GATE=0。TC /_0INT_1INT_0INT_1INT定时器定时器/计数器工作方式计数器工作方式三定时器三定时器/计数器计数器控制寄存器控制寄存器TCONTCON控制寄存器各位定义如下：控制寄存器各位定义如下：TCON字节字节地址地址88H D7 D6 D5 D4 D3 D

35、2 D1 D0 TF0(TF1)：T0(T1)定时器定时器/计数器溢出中断标志位。当计数器溢出中断标志位。当T0(T1)计数溢出时，由硬件置位，并在允许中断的情况下，向计数溢出时，由硬件置位，并在允许中断的情况下，向CPU发出发出中断请求信号，中断请求信号，CPU响应中断转向中断服务程序时，由响应中断转向中断服务程序时，由硬件硬件自动自动将该位清零。将该位清零。 TR0(TR1)：T0(T1)运行控制位。当运行控制位。当TR0(TR1)=1时启动时启动T0(T1)；TR0(TR1)=0时关闭时关闭T0(T1)。该位由。该位由软件软件进行设置。进行设置。2.4.3 定时器定时器/计数器计数器T0

36、、T1的的4种工作方式种工作方式一工作方式一工作方式0图图2-10 定时器定时器/计数器方式计数器方式0的逻辑结构的逻辑结构 可用程序将可用程序将08191(213-1)的某一数送入的某一数送入THx、TLx作为初值。作为初值。THx、TLx从初值开始加法计数，直至溢出。所以初值不同，定从初值开始加法计数，直至溢出。所以初值不同，定时时间或计数值不同。必须注意的是：时时间或计数值不同。必须注意的是：加法计数器加法计数器THx溢出后，溢出后，必须用程序重新对必须用程序重新对THx、TLx设置初值，否则下一次设置初值，否则下一次THx、TLx将从将从0开始计数。开始计数。 如果如果C/T=1，图，

37、图2-10中开关中开关S1自动地接在下面，定时器自动地接在下面，定时器/计数计数器工作在计数状态，加法计数器对器工作在计数状态，加法计数器对Tx引脚上的外部脉冲计数。引脚上的外部脉冲计数。计数值由下式确定：计数值由下式确定：N=213x=8192x 式中式中N 为计数值，为计数值，x是是THx、TLx的初值。的初值。x=8191时为最小计时为最小计数值数值1，x=0时为最大计数值时为最大计数值8192，即计数范围为，即计数范围为18192。 定时器定时器/计数器在每个机器周期的计数器在每个机器周期的S5P2期间采样期间采样Tx脚输入信脚输入信号，若一个机器周期的采样值为号，若一个机器周期的采样

38、值为1，下一个机器周期的采样值为，下一个机器周期的采样值为0，则计数器加，则计数器加1。由于识别一个高电平到低电平的跳变需两个。由于识别一个高电平到低电平的跳变需两个机器周期，所以机器周期，所以对外部计数脉冲的频率应小于对外部计数脉冲的频率应小于fosc/24，且高电平，且高电平与低电平的延续时间均不得小于与低电平的延续时间均不得小于1个机器周期。个机器周期。 C/ T=0时为定时器方式，开关时为定时器方式，开关S1自动地接在上面，加法计数自动地接在上面，加法计数器对机器周期脉冲器对机器周期脉冲Tcy计数，每个机器周期计数，每个机器周期TLx加加1。定时时间由下。定时时间由下式确定：式确定：T

39、=NTcy=(8192-x)Tcy式中式中Tcy为单片机的机器周期。如果振荡频率为单片机的机器周期。如果振荡频率fosc=12 MHz，则，则Tcy=1 s，定时范围为，定时范围为18192 s。 定时器定时器/计数器的启动或停止由计数器的启动或停止由TRx控制。当控制。当GATE=0时，时，只要用软件置只要用软件置TRx =1，开关，开关S2闭合，定时器闭合，定时器/计数器就开始工作；计数器就开始工作；置置TRx=0，S2打开，定时器打开，定时器/计数器停止工作。计数器停止工作。 GATE=1为门控方式。此时，仅当为门控方式。此时，仅当TRx=1且且 引脚上出引脚上出现高电平现高电平(即无外

40、部中断请求信号即无外部中断请求信号)，S2才闭合，定时器才闭合，定时器/计数器计数器开始工作。如果开始工作。如果 引脚上出现低电平引脚上出现低电平(即有外部中断请求信即有外部中断请求信号号)，则停止工作。所以，门控方式下，定时器，则停止工作。所以，门控方式下，定时器/计数器的启动受计数器的启动受外部中断请求的影响，可用来测量外部中断请求的影响，可用来测量 引脚上出现正脉冲的宽引脚上出现正脉冲的宽度。度。_INTx_INTx_INTx二工作方式二工作方式1 当当M1M0=01时，定时器时，定时器/计数器设定为工作方式计数器设定为工作方式1，构成了，构成了16位定时器位定时器/计数器。此时计数器。

41、此时THx、TLx都是都是8位加法计数器。其它与位加法计数器。其它与工作方式工作方式0相同。相同。 在方式在方式1时，计数器的计数值由下式确定：时，计数器的计数值由下式确定： N=216-x=65536-x计数范围为计数范围为165536。 定时器的定时时间由下式确定：定时器的定时时间由下式确定：T=NTcy=(65536-x) Tcy如果如果fosc=12 MHz，则，则Tcy=1s，定时范围为，定时范围为165536 s。三工作方式三工作方式 2图图2-11 定时器定时器/计数器方式计数器方式2的逻辑结构的逻辑结构振荡器12TLx (8位）TFx&11C/_TC/_Tfosc中断请求TxG

42、ATE_INTxTRxTHx(8位)4重装初值控制S1Tcy图2.15 定时器/计数器方式2的逻辑结构S2 在工作方式在工作方式2时，计数器的计数值由下式确定：时，计数器的计数值由下式确定：N=28-x=256-x计数范围为计数范围为1256。 定时器的定时值由下式确定：定时器的定时值由下式确定：T=NTcy=(256-x)Tcy如果如果fosc=12 MHz，则，则Tcy=1 s，定时范围为，定时范围为1256 s。四工作方式四工作方式3图图2-12 定时器定时器/计数器计数器0工作方式工作方式3的逻辑结构的逻辑结构振荡器12TL0 (8位）&11C/_TC/_Tfosc中断请求T0GATE

43、_TR0TH1(8位)S2S1TF0TF1TR1TcyTcyINTx图2.16 定时器/计数器方式3的逻辑结构S例：若单片机时钟频率为例：若单片机时钟频率为12MHz，请计算，请计算定时定时2ms所需的定时器初值。所需的定时器初值。采用方式0： TC=213-2ms/1us=6192=1830H所以 TH0应装C1H；TL0应装10H采用方式1： TC=216-2ms/1us=63536=F830H所以 TH0应装F8H；TL0应装30HI/OI/O接口的作用接口的作用/ /功能功能/ /定义定义数据数据性质性质不同不同数据数据协议协议/ /格式格式不同不同速度速度不一致不一致所需所需功率功率

44、/ /电平电平不匹配不匹配所需所需测控点数量测控点数量不匹配不匹配 计算机计算机/ /单片机单片机与与外设外设之间之间起起桥梁桥梁作用的作用的电路或电路或部件部件接口接口(interface)(interface)。 协调协调两者间的两者间的差异差异。 本课程中讲到的本课程中讲到的接口可以是接口可以是口地址口地址 可寻址的寄存器可寻址的寄存器/ /端口端口地址由选用的地址线条数与地址线名决定地址由选用的地址线条数与地址线名决定接口接口与与端口端口地址线地址线条数条数n n决定：寻址范围决定：寻址范围 = 2= 2n n MCS-51 MCS-51寻址范围寻址范围 = = 2 216 16 =

45、65536 = 64K= 65536 = 64K字节字节地址线在地址总线中的地址线在地址总线中的序名序名决定具体地址决定具体地址 一个端口一个端口可能可能有多个口地址；有多个口地址； 一个口地址一个口地址只能只能唯一地指向某个端口。唯一地指向某个端口。器件器件 功能模块功能模块电路板卡电路板卡 设备设备/ /装置装置 2.5.1 P02.5.1 P0口口 一一P0口结构口结构 P0口是一个三态双向口，可作为地址口是一个三态双向口，可作为地址/数据分时复用口，也数据分时复用口，也可作为通用可作为通用I/O接口。其接口。其1位的结构原理如图位的结构原理如图2-18所示。所示。P0口由口由8个这样的

46、电路组成。锁存器起输出锁存作用，个这样的电路组成。锁存器起输出锁存作用，8个锁存器构成了个锁存器构成了特殊功能寄存器特殊功能寄存器P0；场效应管；场效应管(FET)V1、V2组成输出驱动器，组成输出驱动器，以增大带负载能力；三态门以增大带负载能力；三态门1是引脚输入缓冲器；三态门是引脚输入缓冲器；三态门2用于用于读锁存器端口；与门读锁存器端口；与门3、反相器、反相器4及模拟转换开关构成了输出控及模拟转换开关构成了输出控制电路。制电路。 下图为P0口的某位P0.n(n=07)结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出，P0口既可以作为I/O用，也可

47、以作为地址/数据线用。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚二地址二地址/数据分时复用功能数据分时复用功能 当当P0口作为地址口作为地址/数据分时复用总线时，可分为两种情况：数据分时复用总线时，可分为两种情况：一种是从一种是从P0口输出地址或数据，另一种是从口输出地址或数据，另一种是从P0口输入数据。口输入数据。 在访问片外存储器而需从在访问片外存储器而需从P0口输出地址或数据信号时，控口输出地址或数据信号时，控制信号应为高电平制信号应为高电平1，使转换开关，使转换开关MUX把反

48、相器把反相器4的输出端与的输出端与V1接通，同时把与门接通，同时把与门3打开。当地址或数据为打开。当地址或数据为1时，经反相器时，经反相器4使使V1截止，而经与门截止，而经与门3使使V2导通，导通，P0.x引脚上出现相应的高电平引脚上出现相应的高电平1； 当地址或数据为当地址或数据为0时，经反相器时，经反相器4使使V1导通而导通而V2截止，截止，引脚上出现相应的低电平引脚上出现相应的低电平0。这样就将地址。这样就将地址/数据的信号输出。数据的信号输出。1 1、P0P0口作为口作为普通普通I/OI/O口口输出时输出时CPU发出控制电平“0 0”封锁“与”门，将输出上拉场效应管V2截止，同时使多路

49、开关MUX把锁存器与输出D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚三、通用通用I/O接口功能接口功能 驱动场效应管V1栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路，若驱动NMOS或其它拉流负载时，需要外接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读引脚：读引

50、脚：由传送指令由传送指令(MOVMOV)实现；实现； 下下面一个缓冲器用于读端口面一个缓冲器用于读端口引脚引脚数据，当执行一条数据，当执行一条由端口输入的指令时，读脉冲把该三态缓冲器打开，由端口输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内部总线。这样端口引脚上的数据经过缓冲器读入到内部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制

51、VCCV2V1P0P0口口引脚引脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读锁存器：读锁存器：有些指令有些指令 如：如：ANL P0ANL P0，A A称为称为“读读- -改改- -写写” ” 指令，需要读锁存器。指令，需要读锁存器。 上上面面一个缓冲器用于读端口一个缓冲器用于读端口锁存器锁存器数据。数据。* * *原因：原因：如果此时该端口的负载恰是一个晶体管如果此时该端口的负载恰是一个晶体管基极基极，且原端，且原端口输出值为口输出值为1 1，那么导通了的，那么导通了的PNPN结会把端口引脚高电平拉低；结会把端口引脚高电平拉低；若此时直接读端口引脚信号，将会把原输出的若此时直接读

52、端口引脚信号，将会把原输出的“1”1”电平误读电平误读为为“0”0”电平。现采用读输出锁存器代替读引脚，图中，上面电平。现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就为读锁存器的三态缓冲器就为读锁存器Q Q端信号而设，读输出锁存器可避端信号而设，读输出锁存器可避免上述可能发生的错误。免上述可能发生的错误。* * *D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚12345678P0VCCD QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地

53、址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚准双向口： 从图中可以看出，在读入端口数据时，由于输出驱动FET并接在引脚上，如果V1导通，就会将输入的高电平拉成低电平，产生误读。所以在端口进行输入操作前，应先向端口锁存器写“1”，使V1截止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓的准双向口。 在系统扩展时，在系统扩展时，P0P0端口作为端口作为地址地址/ /数据总线数据总线使用时，使用时，分为：分为： P0P0引脚引脚输出地址输出地址/ /数据数据信息。信息。 D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制

54、控制VCCV2V1P0P0口口引脚引脚 CPU CPU发出控制电平发出控制电平“1 1”，打开，打开“与与”门，又使多路开门，又使多路开关关MUXMUX把把CPUCPU的的地址地址/ /数据总线数据总线与与T2T2栅极反相接通栅极反相接通，输出地，输出地址或数据。址或数据。由图上可以看出，上下两个由图上可以看出，上下两个FETFET处于反相，构处于反相，构成了推拉式的输出电路，其负载能力大大增强。成了推拉式的输出电路，其负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚 P

55、0 P0引脚引脚输出地址输出地址/ /输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总线内部总线。 此时，此时，CPUCPU自动使自动使MUXMUX向下，并向向下，并向P0P0口写口写“1”1”，“读读引脚引脚”控制信号有效，下面的缓冲器打开，外部数据读入控制信号有效，下面的缓冲器打开，外部数据读入内部总线。内部总线。-真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCV2V1P0P0口口引脚引脚2.5.2 P12.5.2 P1口口 P1口为准双向口，其口为准双向

56、口，其1位的内部结构如图位的内部结构如图2-15所示。它在结构所示。它在结构上与上与P0口的区别在于输出驱动部分。其输出驱动部分由场效应管口的区别在于输出驱动部分。其输出驱动部分由场效应管V1与内部上拉电阻组成。当其某位输出高电平时，可以提供拉电与内部上拉电阻组成。当其某位输出高电平时，可以提供拉电流负载，不必像流负载，不必像P0口那样需要外接上拉电阻。口那样需要外接上拉电阻。 P1口只有通用口只有通用I/O接口一种功能接口一种功能(对对51子系列子系列)，其输入输出原，其输入输出原理特性与理特性与P0口作为通用口作为通用I/O接口使用时一样。接口使用时一样。P1口具有驱动口具有驱动4个个LS

57、TTL负载的能力。负载的能力。 另外，对于另外，对于52子系列单片机子系列单片机P1口口P1.0与与P1.1除作为通用除作为通用I/O接接口线外，还具有第二功能，即口线外，还具有第二功能，即P1.0可作为定时器可作为定时器/计数器计数器2的外部的外部计数脉冲输入端计数脉冲输入端T2，P1.1可作为定时器可作为定时器/计数器计数器2的外部控制输入的外部控制输入端端T2EX。21DQCK/Q读引脚读引脚读锁存器读锁存器写锁写锁存器存器内部内部总线总线Vcc引脚引脚P1.X内部上拉电阻内部上拉电阻001=0导导通通读引脚，21DQCK/Q读引脚读引脚 =1读锁存器读锁存器写锁写锁存器存器内部内部总线

58、总线Vcc引脚引脚P1.X内部上拉电阻内部上拉电阻110截截止止读锁存器，指令形式为指令形式为“读改读改写写”指令，即：口地址作目的操作数。指令，即：口地址作目的操作数。 如：如： ANLP1，A；(P1) (P1)&(A)21DQCK/Q读引脚读引脚读锁存器读锁存器写锁写锁存器存器内部内部总线总线Vcc引脚引脚P1.X内部上拉电阻内部上拉电阻JOB3: CLR P1.1 ;JOB3: CLR P1.1 ;亮绿灯亮绿灯REDO: REDO: SETB P1.3SETB P1.3 ;P1.3;P1.3作输入口必先置作输入口必先置1 1CHECK:JNB P1.3,CHECK ;CHECK:JNB

59、 P1.3,CHECK ;检测检测通道是否被阻断？通道是否被阻断？LOOP: LOOP: ; ;有入侵者，有入侵者，报警！报警！AJMP REDO ;AJMP REDO ;再跳回去检测再跳回去检测任务三：任务三：红外防盗报警红外防盗报警P1.3P1.3口口用于输入状态检测的语句用于输入状态检测的语句： R R亮亮2.2K250K 250K ，红外线光路阻断时，红外线光路阻断时，P1.3P1.3端端高电平高电平2.5.3 P22.5.3 P2口口一一.P2.P2口作为口作为地址总线地址总线 在系统扩展片外在系统扩展片外程序存储器程序存储器/ /扩展数据存储器且容量扩展数据存储器且容量超过超过25

60、6B 256B ( (用用MOVX DPTRMOVX DPTR指令指令) )时，时，CPUCPU发出控制电平发出控制电平“1 1”，使多路开关使多路开关MUXMUX倒倒内部地址线内部地址线。此时，。此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚nP2.0P2.0P2.7: P2.7: 双向双向I/O I/O （内置了上拉电阻）（内置了上拉电阻） 寻址外部程序存储器时寻址外部程序存储器时输出高输出高8 8位地址位地址；不接外不接外部程序存储器时可部程序存储器时可作为作为

61、8 8位位准双向准双向I/OI/O口口使用。使用。21DQCK/Q读引脚读引脚读锁存器读锁存器写锁写锁存器存器内部内部总线总线地址高地址高8位位 控制控制引脚引脚 P2.X3内部上拉电阻内部上拉电阻Vcc二二. P2. P2口作为口作为普通普通I/OI/O口口21DQCK/Q读引脚读引脚 =0读锁存器读锁存器写锁写锁存器存器内部内部总线总线地址高地址高8位位 控制控制 引脚引脚P2.X控制控制=0时，此脚作通用时，此脚作通用输出口输出口： 输出输出=1时时110截截止止3内部上拉电阻内部上拉电阻11Vcc=1=0nP2.0P2.0P2.7: P2.7: 双向双向I/O I/O （内置了上拉电阻

62、）（内置了上拉电阻） 寻址外部程序存储器时寻址外部程序存储器时输出高输出高8 8位地址位地址；不接外；不接外部程序存储器时可作为部程序存储器时可作为8 8位位准双向准双向I/OI/O口口使用。使用。21DQCK/Q读引脚读引脚 =0读锁存器读锁存器写锁写锁存器存器内部内部总线总线地址高地址高8位位 控制控制 引脚引脚P2.X控制控制=0时，此脚作通用时，此脚作通用输出口输出口：输出输出=0时时001导导通通3内部上拉电阻内部上拉电阻00Vcc=0=0nP2.0P2.0P2.7: P2.7: 双向双向I/O I/O （内置了上拉电阻）（内置了上拉电阻） 寻址外部程序存储器时寻址外部程序存储器时输

63、出高输出高8 8位地址位地址；不接外；不接外部程序存储器时可作为部程序存储器时可作为8 8位位准双向准双向I/OI/O口口使用。使用。21DQCK/Q读引脚读引脚 =0读锁存器读锁存器写锁写锁存器存器内部内部总线总线地址高地址高8位位 控制控制=1 引脚引脚P2.X控制控制=1 时，此脚作时，此脚作高高8位地址位地址A8A15输出口：输出口：当当输出输出 =1 时时10截截止止3内部上拉电阻内部上拉电阻1=1Vcc=1nP2.0P2.0P2.7: P2.7: 双向双向I/O I/O （内置了上拉电阻）（内置了上拉电阻） 寻址外部程序存储器时寻址外部程序存储器时输出高输出高8 8位地址位地址；不

64、接外；不接外部程序存储器时可作为部程序存储器时可作为8 8位位准双向准双向I/OI/O口口使用。使用。21DQCK/Q读引脚读引脚 =0读锁存器读锁存器写锁写锁存器存器内部内部总线总线地址高地址高8位位 控制控制=1 引脚引脚P2.X01导导通通3内部上拉电阻内部上拉电阻0=0Vcc=0控制控制=1 时，此脚作时，此脚作高高8位地址位地址A8A15输出口：输出口：当当输出输出 =0 时时nP2.0P2.0P2.7: P2.7: 双向双向I/O I/O （内置了上拉电阻）（内置了上拉电阻） 寻址外部程序存储器时寻址外部程序存储器时输出高输出高8 8位地址位地址；不接外；不接外部程序存储器时可作为

65、部程序存储器时可作为8 8位位准双向准双向I/OI/O口口使用。使用。2.5.4 P32.5.4 P3口口第二功能输入：21DQCK/Q读引脚读引脚读锁存器读锁存器写锁写锁存器存器内部内部总线总线此端自动此端自动1 1引脚引脚 P3.X3内部上拉电阻内部上拉电阻Vcc 第二功能输入第二功能输入（RxDRxD，T0T0，T1T1，INT0INT0，INT1INT1）4第二功能输入时，信号经第二功能输入时，信号经缓冲器缓冲器4 4 直接进入内总线直接进入内总线1 11 11 10 0截截止止 所谓中断是指CPU对系统中或系统外发生的某个事件的一种响应过程，即CPU暂时停止现行程序的执行，而自动转去

66、执行预先安排好的处理该事件的服务子程序。当处理结束后，再返回到被暂停程序的断点处，继续执行原来的程序。实现这种中断功能的硬件系统和软件系统统称为中断系统。 中断系统是计算机的重要组成部分。实时控制、故障自动处理时往往用到中断系统，计算机与外部设备间传送数据及实现人机联系也常常采用中断方式。中断源中断源 中断申请中断申请开放中断开放中断保护现场保护现场中断服务中断服务恢复现场恢复现场中断返回中断返回中断涉及的几个环节（前面提到的（前面提到的甲方甲方）（甲方（甲方发出信号发出信号提出申请）提出申请）（乙方乙方同意同意传送）传送）（安排好当前的工作安排好当前的工作）（响应响应乙方乙方的要求）的要求）（完事后，回去完事后，回去）（继续继续做打断前的工作）做打断前的工作）单片机的单片机的中断源中断源及及TCONTCON CPU CPU在每个机器周期的在每个机器周期的S5P2S5P2期间期间，会自动查询，会自动查询各个各个中断申请标志位中断申请标志位，若查到某标志位被置位，若查到某标志位被置位, ,将启动中断机制。将启动中断机制。5151子系列允许子系列允许5 5个个(52(52子系列子系列6 6