《电子科技大学21春“电子信息工程”《EDA技术》期末考核试题库4附带答案》由会员分享，可在线阅读，更多相关《电子科技大学21春“电子信息工程”《EDA技术》期末考核试题库4附带答案（13页珍藏版）》请在装配图网上搜索。
1、长风破浪会有时，直挂云帆济沧海。 住在富人区的她 电子科技大学21春“电子信息工程”EDA技术期末考核试题库附带答案一.综合考核(共50题)1.符合1987VHDL标准的标识符是()。A.2AB.A+2C.A_2D.22参考答案：C2.符合1988VHDL标准的标识符是()。A.a_2_3B.a_2C.2_2_aD.2a参考答案：A3.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中，()是错误的。A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件B.为实现系统的速度、面积、性能的要求，需要对
2、综合加以约束，称为综合约束C.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的D.综合是纯软件的转换过程，与器件硬件结构无关参考答案：D4.VHDL文本编辑中编译时出现如下的报错信息：Error:Line1,File e:muxfilemux21.tdf:TDF syntax error 其错误原因是()。A.错将设计文件的后缀写成.tdf而非.vhdB.错将设计文件存入了根目录，并将其设定成工程C.设计文件的文件名与实体名不一致D.程序中缺少关键词参考答案：A5.时间尺度定义为timescale 10ns/100ps，选择正确答案()。A.时间
3、精度10nsB.时间单位100psC.时间精度100psD.时间精度不确定参考答案：C6.在VHDL中，()的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间。A.信号B.常量C.数据D.变量参考答案：A7.执行MAX+PLUS II的()命令，可以为设计电路建立一个元件符号。A.create default symbolB.simulatorC.compilerD.timing analyzer参考答案：A8.请在下例的语句中选择所需的符号_。signal a,b,c：std_logic;c_a+b after 10ns;A.:=B.C.=D.=参考答案：B9.一个完整的VHDL程序
4、，至少应包括三个基本组成部分是()。A.实体、子程序、配置B.实体、结构体、配置、函数C.结构体、状态机、程序包和库D.实体、结构体、程序包和库参考答案：D10.关于1987标准的VHDL语言，标识符的正确描述是()。A.下划线可以连用B.下划线不能连用C.不能使用下划线D.可以使用任何字符参考答案：B11.不符合1992VHDL标准的标识符是()。A.a1b1B.a_2_3C.a123D.on参考答案：D12.下面对利用原理图输入设计方法进行数字电路系统设计的描述中，哪一种说法是不正确的()。A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计B.原理图输入设计方法一般是一种自
5、底向上的设计方法C.原理图输入设计方法无法对电路进行功能描述D.原理图输入设计方法也可进行层次化设计参考答案：C13.下面哪种语句不是并行语句()。A.wait语句B.process语句C.块语句D.生成语句参考答案：A14.进程语句的启动条件是()。A.wait语句或敏感信号量B.wait语句C.敏感信号量D.wait语句或且敏感信号量参考答案：A15.使用Quartus工具软件实现原理图设计输入，应采用()方式。A.图形编辑B.文本编辑C.符号编辑D.波形编辑参考答案：A16.1987标准的VHDL语言对大小写是()。A.敏感的B.只能用小写C.只能用大写D.不敏感参考答案：D17.Alt
6、era公司开发的开发软件为()。A.FoundationB.ispDesignEXPERTC.MaxplusD.ISE参考答案：C18.VHDL的语言要素包括以下几类()。A.数据对象、数据类型、操作数、操作符B.数据对象、结构体、操作数、操作符C.实体、数据类型、操作数、操作符D.数据对象、配置、操作数、重载操作符参考答案：A19.下面对利用原理图输入设计方法进行数字电路系统设计的描述中，哪一种说法是不正确的。()。A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计B.原理图输入设计方法一般是一种自底向上的设计方法C.原理图输入设计方法无法对电路进行功能描述D.原理图输入设计
7、方法也可进行层次化设计参考答案：C20.以下不属于EDA技术的特点是()。A.用软件方式设计硬件B.用硬件方式设计软件C.设计过程中可仿真D.系统可现场编程参考答案：D21.CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个()。A.PALB.GALC.FPGAD.EPROM参考答案：B22.FPGA的配置是指()。A.设备外部环境B.设置工作方法C.逻辑配置及外部连接D.逻辑配置参考答案：C23.VHDL常用的库是()标准库。A.IEEEB.STDC.WORKD.PACKAGE参考答案：A24.关于数组A的定义如下：signal A：bit_vector(7 downto 0)；那么，
8、A=“00110101”，A(7 downto 5)=()。A.010B.001C.011D.100参考答案：B25.使用Quartus工具团建修改设计元件符号，应采用()方式。A.图形编辑B.文本编辑C.符号编辑D.波形编辑参考答案：C26.如果A、B均为为std_logic_vector的数据类型，A的值为“100”，B的值为“011”，则BA的值为()。A.100011B.011100C.110011D.010011参考答案：B27.使用Quartus的图形编辑方式输入的电路原理图文件必须通过()才能进行仿真验证。A.编辑B.编译C.综合D.编程参考答案：B28.符合1988VHDL标准
9、的标识符是()。A.a_2_3B.a_2C.2_2_aD.2a参考答案：A29.在VHDL语言中，下列对时钟边沿检测描述中，错误的是()。A.if clkevent and clk=1 thenB.if falling_edge(clk) thenC.if clkevent and clk=0 thenD.if clkstable and not clk=1 then参考答案：D30.使用Quartus II的图形编辑方式输入的电路原理图文件必须通过()才能进行仿真验证。A.编辑B.编译C.综合D.编程参考答案：B31.假设变量初值为：a=2，b=4，则以下程序执行后，a和b的值分别为()ar
10、chitecture rtl of example is begin process variable a，b：std_logic; begin a:=b;b:=a;end process;end rtl。A.2，2B.2，4C.4，2D.4，4参考答案：D32.一般把EDA技术的发展分为()个阶段。A.5B.4C.3D.2参考答案：C33.“a=4b1100，b=4bx110”选出正确的运算结果()。A.a&b=0B.a&b=1C.b&a=xD.b&a=x参考答案：B34.使用STD_LOGIG_1164使用的数据类型时()。A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.
11、必须在结构体中声明参考答案：B35.在verilog语言中，a=4b1011，那么a=()。A.4b1011B.4b1111C.1b1D.1b0参考答案：C36.EDA设计流程包括设计准备、()、设计处理和器件编程四个步骤。A.总体设计B.设计输入C.详细设计D.设计数据参考答案：B37.STD_LOGIG_1164中定义的高阻是字符()。A.XB.xC.zD.Z参考答案：D38.现场可编程门阵列的英文简称是()。A.FPGAB.PLAC.PALD.PLD参考答案：A39.已知“a=1b1;b=3b001;”那么a,b=()。A.4b0011B.3b001C.4b1001D.3b101参考答案
12、：C40.MAXPLUS的文本文件类型是(后缀名)是()。A.*.scfB.*.vhdC.*.gdfD.*.sof参考答案：B41.ASIC的正确含义是()。A.专用电路B.集成电路C.专用集成电路D.特定集成电路参考答案：C42.时间尺度定义为timescale 10ns/100ps，选择正确答案()A.时间精度10nsB.时间单位100psC.时间精度100psD.时间精度不确定参考答案：C43.VHDL语言中变量定义的位置是()。A.实体中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置参考答案：D44.在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体
13、调用或共享，可以把他们汇集在()中。A.设计实体B.子程序C.结构体D.程序库参考答案：D45.EDA的中文含义是()。A.电子设计自动化B.计算机辅助计算C.计算机辅助教学D.计算机辅助制造参考答案：A46.在VHDL标识符命名规则中，以()开头的标识符是正确的。A.字母B.数字C.字母或数字D.下划线参考答案：A47.EDA设计流程包括()、设计输入、设计处理和器件编程四个步骤。A.设计准备B.总体设计C.详细设计D.设计数据参考答案：A48.传统电路设计思想是()。A.自下而上B.自外而里C.自上而下D.自里而外参考答案：A49.执行MAX+PLUSII的()命令，可以对设计的电路进行仿真。A.create default symbolB.compilerC.simulatorD.programmer参考答案：C50.不符合1989VHDL标准的标识符是()。A.a_1_inB.a_in_2C.2_aD.asd_1参考答案：C
电子科技大学21春“电子信息工程”《EDA技术》期末考核试题库4附带答案
