实验七 时分复用数字基带通信系统

《实验七 时分复用数字基带通信系统》由会员分享，可在线阅读，更多相关《实验七 时分复用数字基带通信系统（5页珍藏版）》请在装配图网上搜索。

1、 .wd.实验七 时分复用数字基带通信系统 一、实验目的 1.掌握时分复用数字基带通信系统的 基本原理及数字信号传输过程。 2.掌握位同步信号抖动、帧同步信号错位对数字信号传输的影响。3.掌握位同步信号、帧同步信号在数字分接中的作用。二、实验内容 1.用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。 2.观察位同步信号抖动对数字信号传输的影响。 3.观察帧同步信号错位对数字信号传输的影响。4.用示波器观察分接后的数据信号、用于数据分接的帧同步信号、位同步信号。三、 基本原理本实验要使用数字终端模块。 1. 数字终端模块工作原理：原理

2、框图如图7-1所示，电原理图如图7-2所示(见附录)。它输入单极性非归零信号、位同步信号和帧同步信号，把两路数据信号从时分复用信号中别离出来，输出两路串行数据信号和两个8位的并行数据信号。两个并行信号驱动16个发光二极管，左边8个发光二极管显示第一路数据，右边8个发光二极管显示第二路数据，二极管亮状态表示“1，熄灭状态表示“0。两个串行数据信号码速率为数字源输出信号码速率的1/3。在数字终端模块中，有以下测试点及输入输出点： S-IN时分复用基带信号输入点 SD抽样判后的时分复用信号测试点 BD延迟后的位同步信号测试点 FD整形后的帧同步信号测试点 D1分接后的第一路数字信号测试点 B1第一路

3、位同步信号测试点 F1第一路帧同步信号测试点 D2分接后的第二路数字信号测试点 B2第二路位同步信号测试点 F2第二路帧同步信号测试点图7-1 数字终端原理方框图图7-1中各单元与电路板上元器件对的应关系如下： 延迟1U63：单稳态多谐振荡器4528 延迟2U62:A：D触发器4013 整形U64:A：单稳态多谐振荡器4528；U62:B：D触发器4013 延迟3U67、U68、U69：移位存放器401743U72：内藏译码器的二进制存放器4017 串/并变换U65、U70：八级移位存放器4094 并/串变换 U66、U71：八级移位存放器4014(或4021) 显示 三极管9013；发光二极

4、管 延迟1、延迟2、延迟3、整形及3等5个单元可使串/并变换器和并/串变换器的输入信号SD、位同步信号及帧同步信号满足正确的相位关系，如图7-3所示。 移位存放器40174把FD延迟7、8、15、16个码元周期，得到FD-7、FD-15、FD-8即F1和FD-16即F2等4个帧同步信号。在FD-7及的作用下，U654094将第一路串行信号变成第一路8位并行信号，在FD-15和作用下，U704094将第二路串行信号变成第二路8位并行信号。在F1及B1的作用下，U664014将第一路并行信号变为串行信号D1，在F2及B2的作用下，U714014将第二路并行信号变为串行信号D2。B1和B2的频率为位

5、同步信号BS频率的1/3，D1信号、D2信号的码速率为信源输出信号码速率的1/3。U65、U70输出的并行信号送给显示单元。根据数字信源和数字终端对应的发光二极管的亮熄状态，可以判断数据传输是否正确。串/并变换及并/串变换电路都有需要位同步信号和帧同步信号，还要求帧同步信号的宽度为一个码元周期且其上升沿应与第一路数据的起始时刻对齐，因而送给移位存放器U67的帧同步信号也必须符合上述要求。但帧同步模块提供的帧同步信号脉冲宽度大于两个码元的宽度，且帧同步脉冲的上升沿超前于数字信源输出的基带信号第一路数据的起始时刻约半个码元帧同步脉冲上升沿略迟后于位同步信号的上升沿，而位同步信号上升沿位于位同步器输

6、入信号的码元中间，由帧同步器工作原理可得到上述结论，故不能直接将帧同步器提取的帧同步信号送到移位存放器U67的输入端。终端模块将帧同步器提取的帧同步信号送到单稳U64的输入端，单稳U64设为上升沿触发状态，其输出脉冲宽度略小于一个码元宽度，然后用位同步信号BD对单稳输出抽样后得到FD，如图7-3所示。图7-3 变换后的信号波形应指出的是，当数字终端采用其它电路或分接出来的数据有其它要求时，对位同步信号及帧同步信号的要求将有所不同，但不管采用什么电路，都需要符合某种相位关系的帧同步信号和位同步信号才能正确分接出时分复用的各路信号。2. 时分复用数字基带通信系统 图7-5为时分复用数字基带通信系统

7、原理方框图。复接器输出时分复用单极性不归零码NRZ码，码型变换器将NRZ码变为适于信道传输的传输码如HDB3码等，发滤波器主要用来限制基带信号频带，收滤器可以滤除一局部噪声，同时与发滤波器、信道一起构成无码间串扰的基带传输特性。复接器和分接器都需要位同步信号和帧同步信号。图7-5 时分复用数字基带通信系统 本实验中复接路数N=2，信道是理想的、即相当于将发滤波器输出信号无失真地传输到收滤波器。为简化实验设备，收、发滤波器也被省略掉。本实验的主要目的是掌握位同步信号及帧同步信号在数字基带传输中的作用，故也可省略码型变换和反变换单元。四、实验步骤 本次实验使用数字信源、位同步、帧同步、数字终端这四

8、个单元。它们的信号连接关系如图7-6所示，其中实线表示实验板上已经布好，虚线共四根表示实验中要手工连接的信号线。 1.复习位同步、帧同步的实验内容并熟悉数字终端单元工作原理，按照图7-6将这四个模块连在一起，接通实验箱电源。图7-6数字基带系统连接图2.用示波器CH1观察数字信源单元NRZ-OUT波形，判断信源单元是否工作正常。图1数字信源单元设置 图2信号NRZ波形结果分析：如图1所示，通过开关K1、K2、K3将数字信源单元置于0111 0010 0001 1100 1111 0000。示波器的通道探头CH1接NRZ-OUT，得到的波形如图2所示，可知发光二极管的发光状态与实际波形相符，信源

9、单元工作正常。3.用示波器CH2观察位同步单元BS-OUT，调节位同步单元的可变电容，使位同步信号BS-OUT对准信源的NRZ信号中间位置并且相位抖动最小。 图3 数字信源单元设置 图4 信号NRZ、BS波形结果分析：如图3所示，通过开关K1、K2、K3将数字信源单元置于0111 0010 0001 1100 1111 0000。示波器的两个通道探头CH1接NRZ-OUT，CH2接BS-OUT，得到的波形如图4所示，通过调节位同步单元的可变电容，从信源单元和数字终端的发光二极管显示状态和示波器波形可知：位同步信号BS-OUT已对准信源的NRZ信号中间位置并且相位抖动最小，实际波形与理论结果相符

10、。4.将数字信源单元的K1置于1110010，用示波器CH2观察帧同步单元FS信号与信源NRZ信号的相位关系，判断帧同步单元是否工作正常。图5 数字信源单元设置 图6 信号NRZ、FS波形结果分析：如图5所示，通过开关K1、K2、K3将数字信源单元置于0111 0010 0001 1100 1111 0000。示波器的通道探头CH1接NRZ-OUT，CH2接FS-OUT，得到的波形如图6所示，可知帧同步单元FS信号在信源NRZ信号每一周期的第一帧时为高电平，否则为低电平，帧同步单元工作正常，实际波形与理论结果相符。5.当位同步单元、帧同步单元已正确地提取出位同步信号和帧同步信号时，通过发光二极

11、管观察两路8bit数据已正确地传输到收终端。图7 发光二极管两路8bit数据结果分析：由前两个实验可知：位同步单元、帧同步单元已正确地提取出位同步信号和帧同步信号。在本实验中，如图7所示，通过发光二极管的发光状态我们可以观察到两路8bit数据已正确地传输到数字终端。6.用示波器观察分接出来的两路8bit周期信号D1(对应位同步B1)和D2(对应B2)。图8 发光二极管两路8bit数据 图9 信号D1、D2波形 图10 信号D1、B1波形 图11 信号D2、B2波形结果分析：如图8所示，通过开关K1、K2、K3将数字信源单元置于0111 0010 0001 1100 1111 0000。示波器的

12、通道探头CH1接D1，CH2接D2，得到的波形如图9所示，可知发光二极管的发光状态对应的两路8bit数据与两路波形一一对应，实际波形与理论结果相符；示波器的通道探头CH1接D1，CH2接B1，得到的波形如图10所示，可知第一路位同步信号B1已对第一路数字信号D1中间位置并且相位抖动最小，实际波形与理论结果相符；示波器的通道探头CH1接D2，CH2接B2，得到的波形如图11所示，可知第二路位同步信号B2已对第二路数字信号D2中间位置并且相位抖动最小，实际波形与理论结果相符。7.观察位同步抖动对数据传输的影响。用示波器观察数字终端单元的D1或D2信号，然后缓慢调节位同步单元上的可变电容C2增大位同

13、步抖动范围，观察D1或D2信号波形变化情况和发光二极管的状况C2在某一范围变化时，D1或D2无误码，C2变化太大时出现误码。 图12 发光二极管两路8bit数据 图13 信号D1波形结果分析：如图12所示，通过开关K1、K2、K3将数字信源单元置于0111 0010 0001 1100 1111 0000。示波器的通道探头CH1接D1，得到的波形如图13所示，可知数字终端单元的发光二极管发光状态对应的第一路8bit数据与示波器波形一一对应，实际波形与理论结果相符，当缓慢调节位同步单元上的可变电容C2时，发光二极管不断闪烁着向右移动，示波器波形也缓缓跳动着右移。8观察帧同步对数据传输的影响。复原

14、位同步单元到正确的状态，将数字信源单元的K1置为1110 010X，观察数字终端分接出来的两路信号和数字信源单元的对应关系，分析原因。图14 数字信源单元设置图15 信号D1、F1波形 图16 信号D2、F2波形结果分析：如图14所示，通过开关K1、K2、K3将数字信源单元置于1110 0100 0001 1100 1111 0000。示波器的通道探头CH1接D1，CH2接F1，得到的波形如图15所示，可知第一路帧同步信号F1在第一路数字信号D1每一周期的第一帧时为高电平，否则为低电平，实际波形与理论结果相符；示波器的通道探头CH1接D2，CH2接F2，得到的波形如图16所示，可知第二路帧同步

15、信号F2在第二路数字信号D2每一周期的第一帧时为高电平，否则为低电平，实际波形与理论结果相符。 五、实验报告要求1.本实验系统中，为什么位同步信号在一定范围内抖动时并不发生误码位同步信号的这个抖动范围大概为多少在图7-5所示的实际通信系统中是否也存在此现象为什么。答：本实验系统中的信道是理想的，无噪声且无码间串扰，只要位同步抖动范围不超过码元周期宽度就不会发生误码当BD处于NRZ码中间时。位同步信号的这个抖动范围大概为锁相环同步范围。图7-5所示实际通信系统中则不存在此现象。因为在那里即使位同步信号无任何抖动，信道噪声也不可能为零，因此必然有误码，且位同步信号抖动范围越大误码率越大。2.帧同步

16、信号在对复用数据进展分接时起何作用，用实验结果加以说明。答：帧同步信号识别各路信号起始位置，可以确保分接器对时分复用信号进展正确分接。帧同步信号之后8位为第一路信息码，改动帧同步信号任意一位，都导致接收端无法接收。实验结果如图15、图16所示。3.分析数字终端模块中串/并变换和并/串变换电路的工作原理。答：两组数字信号的串/并转换均在U600内部完成，其工作原理如下：以位同步信号为时钟，数字信号逐位移入三片串联的74164八位移位存放器，三级串联后可保存24位数据，三片74164的输出脚分别连至三片74374八上升沿D触发器的输入端，当帧同步信号的上升沿到来时，一帧完整的数字信号24位恰好全部移入三片74164，此时三片74374开场读数，24位数字信号被读入24个D触发器的D端。因为帧同步信号的高电平维持时间小于一位码元的宽度，所以帧同步信号每来一个上升沿时，74374只能从外部读入一位数据，其它时间处于锁存状态，从而防止了数据的错误读写。读入D端的数据在触发器时钟的控制下从 Q端输出驱动发光二极管，从而实现数据传输的串/并转换。同理，实现数据传输的并/串转换也采用类似的电路，在此不再重述。