组合逻辑电路五学习教案

《组合逻辑电路五学习教案》由会员分享，可在线阅读，更多相关《组合逻辑电路五学习教案（145页珍藏版）》请在装配图网上搜索。

1、会计学1组合组合(zh)逻辑电路五逻辑电路五第一页，共145页。第第4章章 组合组合(zh)逻辑电路逻辑电路第1页/共145页第二页，共145页。组合电路：输出仅由输入组合电路：输出仅由输入(shr)决定，与电路先前决定，与电路先前状态无关；电路结构中无反馈环路（无记忆）状态无关；电路结构中无反馈环路（无记忆） 组合逻辑电路组合逻辑电路 I0 I1 In-1 Y0 Y1 Ym-1 输输 入入 输输 出出 ),( ),(),(110111101111000nmmnnIIIfYIIIfYIIIfY第2页/共145页第三页，共145页。ABCY&4.1 组合逻辑电路组合逻辑电路(lu j din l

2、)的分析的分析逻辑图逻辑图逻辑逻辑(lu j)表达表达式式 1 1 最简与或最简与或表达式表达式化简化简 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY从输入从输入(shr)到到输出逐级写出输出逐级写出ACBCABYYYY 321第3页/共145页第四页，共145页。最简与或最简与或表达式表达式 3 真值表真值表CABCABY 3 4 电路的逻电路的逻辑辑(lu j)功能功能当输入当输入A、B、C中中有有2个或个或3个为个为1时，时，输出输出Y为为1，否则，否则(fuz)输出输出Y为为0。所以这个电路实际所以这个电路实际上是一种上是一种3人表决人表决用的组合电路：只用的组

3、合电路：只要有要有2票或票或3票同意，票同意，表决就通过。表决就通过。 4 第4页/共145页第五页，共145页。逻辑图逻辑图CACACACAZBABABABAYAX逻辑逻辑(lu j)表达式表达式1&11&ABCXYZ第5页/共145页第六页，共145页。真值表真值表电路的输出最高位电路的输出最高位X与输入与输入最高位最高位A相等。相等。当当A为为0时，输出时，输出Y、Z分别与对分别与对应的输入应的输入B、C相同；相同；当当A为为1时，输出时，输出Y、Z分别是输分别是输入入B、C取反。取反。 由此可见，这个电路的逻辑由此可见，这个电路的逻辑功能是对输入的二进制码求反码。功能是对输入的二进制码

4、求反码。最高位为符号位，最高位为符号位，0表示正数，表示正数，1表示负数，正数的反码与原码表示负数，正数的反码与原码(yun m)相同，而负数的反码相同，而负数的反码是对原码是对原码(yun m)的数值部分的数值部分逐位求反。逐位求反。电路电路(dinl)的逻的逻辑功能辑功能第6页/共145页第七页，共145页。设计过程设计过程(guchng)的基的基本步骤：本步骤：逻辑抽象（关键点）：确定输入、输出变量的个数；逻辑抽象（关键点）：确定输入、输出变量的个数； 如何描述它们之间的逻辑关系如何描述它们之间的逻辑关系实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻

5、逻辑辑表表达达式式合合理理）表表达达式式卡诺图化简法卡诺图化简法4.2 组合逻辑电路组合逻辑电路(lu j din l)的设计的设计第7页/共145页第八页，共145页。解：解：（1）列真值表：）列真值表：（2）由真值表写出各输出）由真值表写出各输出(shch)的逻辑表达式：的逻辑表达式：00IL 101IIL 2102IIIL 输输 出出输输 入入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2真真 值值 表表例例 设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0I0（火警）、（火警）、I1I1（盗警）和（盗警）

6、和I2I2（日常业（日常业务）三种输入信号，通过排队电路分别从务）三种输入信号，通过排队电路分别从L0L0、L1L1、L2L2输出，在同一时间只能有输出，在同一时间只能有一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次一个信号通过。如果同时有两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后为盗警信号，最后(zuhu)(zuhu)是日常业务信号。试按照上述轻重缓急设计该信号是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路控制电路。要求用集成门电路74007400（每片含（每片含4 4个个2 2输入端与非门）实现。输入端与非门）实现。第8页/共

7、145页第九页，共145页。 （4）画出逻辑图：）画出逻辑图：00IL 101IIL 2102102IIIIIIL （3）根据要求）根据要求(yoqi)，将上式转换为与非表达式：，将上式转换为与非表达式：第9页/共145页第十页，共145页。真值表真值表电路电路(dinl)功能描功能描述述设主裁判为变量设主裁判为变量(binling)A，副裁判分别为，副裁判分别为B和和C；表示成功与否的灯为；表示成功与否的灯为Y，根据逻辑要求列出真，根据逻辑要求列出真值表。值表。 1 穷举法穷举法 1 A B C Y A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 0

8、1 0 1 1 1 0 1 1 1 0 1 1 1 2 ABCCABCBAmmmY765 2 逻辑表达式逻辑表达式第10页/共145页第十一页，共145页。 A B A C Y & & & 3 卡诺图卡诺图最简与或最简与或表达式表达式化简化简 4 5 逻辑逻辑(lu j)变换变换 6 逻辑电逻辑电路路(lu j din l)图图 3 化简化简 4 Y= AB +AC 5 ACABY 6 YABC001110010100000111第11页/共145页第十二页，共145页。真值表真值表电路电路(dinl)功能描功能描述述设电路的设电路的4个输入变量个输入变量(binling)为为G3、G2、G1

9、、G0； 4个输出变量个输出变量(binling)为为B3、B2、B1、B0 。 1 1 输输 入入输输 出出输输 入入输输 出出G3G2G1G0B3B2B1B0G3G2G1G0B3B2B1B0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 1 1 1 1

10、1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 2 卡诺图卡诺图第12页/共145页第十三页，共145页。0001111000000010001110G0G1G2G3B300111111110001111000000011111110G0G1G2G3B201000011110001111000001011101110G0G1G2G3B110001111000001111000011011001110G0G1G2G3B00101101001第13页/共145页第十四页，共145页。 3 0123012312323123231231231

11、231231232323233 )()( GGGGBGGGGGGGGGGGGGGGGGGGGGGGGGBGGGGGGBGB 3 化简化简最简与或最简与或表达式表达式 4 逻辑电逻辑电路路(lu j din l)图图 4 =1=1=1G3G2G1G0B3B2B1B0第14页/共145页第十五页，共145页。4.3 组合电路组合电路(dinl)中的竞争冒险中的竞争冒险1、产生竞争、产生竞争(jngzhng)冒险的原因冒险的原因 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争常的

12、干扰信号，使电路产生错误的输出，这种现象称为竞争(jngzhng)冒险。冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。产生竞争冒险的原因：主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号干扰信号01AAY12AAY“1”型冒险型冒险“0”型冒险型冒险第15页/共145页第十六页，共145页。 （1） 代数法 可以用公式法判断是否有冒险, 例如Y=AC+B ， 其中C有原变量和反变量，改变A、 B的取值判断是否出现(chxin)冒险。 A=1，B=1时，Y=C+ 有“0”型冒险。因此，Y=AC+B 会出现(chxin)“0”型冒险。同理

13、，有Y=C时，会出现(chxin)“1”型冒险。2、冒险现象、冒险现象(xinxing)的判别的判别CCCC即：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定即：写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值（值（0或或1）时，如果）时，如果(rgu)表达式能转换为：表达式能转换为：AAL 则存在则存在1 1冒险冒险（输出有正干扰脉冲）（输出有正干扰脉冲）；AAL 则存在则存在0 0冒险冒险（输出有负干扰脉冲）（输出有负干扰脉冲）。 第16页/共145页第十七页，共145页。BCA10001011111011卡诺图 （2） 卡诺图法 如下图所示, 图中的卡诺圈相切则有竞争冒险(mo

14、xin), 如圈“1”则为“0”型冒险(mo xin), 而圈“0”则为“1”型冒险(mo xin)，当卡诺圈相交或相离时均无竞争冒险(mo xin)产生。 第17页/共145页第十八页，共145页。CCL 若输入若输入(shr)(shr)变量变量A AB Bl l，则，则有：有：因此，该电路因此，该电路(dinl)(dinl)存在存在0 0冒险冒险。画出画出A AB Bl l 时时L L的波形。的波形。BCCAL L例例: : 判断图示电路是否存在冒险，如有，指出冒险类型判断图示电路是否存在冒险，如有，指出冒险类型(lixng)(lixng)，画，画出输出波形。出输出波形。解：解：写出逻辑表

15、达式：写出逻辑表达式：例例: : 判断函数判断函数 是否存在冒险：是否存在冒险：)(CBBAL 解：解：如果令如果令A AC C0 0，则有，则有BBL 因此，该电路存在因此，该电路存在l l冒险冒险。第18页/共145页第十九页，共145页。例例: : 判断判断(pndun)(pndun)下图所示卡诺图的冒险情况。下图所示卡诺图的冒险情况。 AB00011110111101C(a)AB0001111011101C(b)AB00011110111101C(c)CD00011110110001AB11111110(d)CD000111101110001AB11111110(e)1第19页/共14

16、5页第二十页，共145页。 解解 (a) 两个卡诺圈相切，将产生冒险，相切处两个卡诺圈相切，将产生冒险，相切处A=0, C=1, B变量变化时产生冒险；变量变化时产生冒险；(b) 卡诺圈相交，卡诺圈相交， 无冒险；无冒险；(c) 卡诺圈相离，卡诺圈相离， 无冒险；无冒险；(d) 卡诺图相顶，卡诺图相顶， 无冒险；无冒险；(e) 卡诺圈卡诺圈ABC与与AD相切，当相切，当B=D=1，C=0 时，时， 变量变量A变化时将产生冒险。变化时将产生冒险。 第20页/共145页第二十一页，共145页。3、消除竞争冒险、消除竞争冒险(mo xin)的方的方法法1修改逻辑设计修改逻辑设计（1）增加冗余项）增加

17、冗余项在前例的电路在前例的电路(dinl)中，存在冒险现象。如在其表达式中增加乘积项中，存在冒险现象。如在其表达式中增加乘积项AB，使其变为：使其变为：ABBCCAL 则在原来则在原来(yunli)(yunli)产生冒险的条件产生冒险的条件A AB B1 1时，时，L=1L=1，不会产生，不会产生冒险。冒险。 即用卡诺图化简时，对于两个相切的圈就要再多圈一个多即用卡诺图化简时，对于两个相切的圈就要再多圈一个多余的圈。如对余的圈。如对 ，当，当B=C=1B=C=1时存在时存在0 0冒险。因此在相切冒险。因此在相切处增加了一个处增加了一个BCBC圈，消除了相切部分的影响，如下图所示。圈，消除了相切

18、部分的影响，如下图所示。BAACF第21页/共145页第二十二页，共145页。（2）变换逻辑式，消去互补）变换逻辑式，消去互补(h b)变量变量逻辑式逻辑式)(CBBAL BCACBAL 存在冒险存在冒险(mo xin)现象。如将其变换为现象。如将其变换为：则在原来产生冒险的条件则在原来产生冒险的条件(tiojin)AC0时，时，L=0，不会产生冒险。，不会产生冒险。AB00011110111101C图示图示 增加多余项消除冒险增加多余项消除冒险 第22页/共145页第二十三页，共145页。L2 2增加选通信号增加选通信号 在电路中增加一个在电路中增加一个(y )(y )选通脉冲，接到可能产生

19、冒险选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。脉冲。3 3增加输出滤波电容增加输出滤波电容 在可能产生在可能产生(chnshng)(chnshng)冒险的门电路输出端并接一个滤波冒险的门电路输出端并接一个滤波电容（一般为电容（一般为4 420pF20pF），利用电容两端的电压不能突变的特性），利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢，从而起到消除冒，使输出波形上升沿和下降沿都

20、变的比较缓慢，从而起到消除冒险现象的作用。险现象的作用。第23页/共145页第二十四页，共145页。BCBAY有圈相切，则有竞争有圈相切，则有竞争(jngzhng)冒险冒险ACBCBAY增加冗余项，增加冗余项，消除竞争消除竞争(jngzhng)冒险冒险 Y 1 A B C 1 2 5 3 4 1 & & & Y1 ABC000111100000110111ABC12314&YABC001110010101100110例例第24页/共145页第二十五页，共145页。本节小结本节小结(xioji)组合电路的特点：在任何时刻的输出组合电路的特点：在任何时刻的输出(shch)(shch)只取决于只取决

21、于当时的输入信号，而与电路原来所处的状态无关。实现组合当时的输入信号，而与电路原来所处的状态无关。实现组合电路的基础是逻辑代数和门电路。电路的基础是逻辑代数和门电路。组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等卡诺图和波形图等5 5种方法来描述，它们在本质上是相通的，种方法来描述，它们在本质上是相通的，可以互相转换。可以互相转换。组合电路的分析步骤：逻辑图组合电路的分析步骤：逻辑图写出逻辑表达式写出逻辑表达式逻辑逻辑表达式化简表达式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。组合电路的设计步骤：列出真值表组合电路的

22、设计步骤：列出真值表写出逻辑表达式或写出逻辑表达式或画出卡诺图画出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻辑图。画出逻辑图。在许多情况下，如果用中、大规模集成电路来实现组合函在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。数，可以取得事半功倍的效果。第25页/共145页第二十六页，共145页。4.4 若干典型的组合若干典型的组合(zh)逻辑集成电路逻辑集成电路第26页/共145页第二十七页，共145页。4.4.1 编码器编码器编码：将特定含义的输入信号（文字、数字、符号编码：将特定含义的输入信号（文字、数字、符号） 转换成二进制代码的过程。如：商品条形

23、码转换成二进制代码的过程。如：商品条形码。编码器：能够实现编码功能编码器：能够实现编码功能(gngnng)(gngnng)的数字电路的数字电路称为编码器。称为编码器。 一般而言，一般而言，N N个不同的信号，至少需要个不同的信号，至少需要n n位二进位二进制数编码。制数编码。N N和和n n之间满足下列关系之间满足下列关系: : N2n1、编码器的定义与工作、编码器的定义与工作(gngzu)原理原理第27页/共145页第二十八页，共145页。输输 入入输输 出出I0I1I2I3Y1Y0100001000010000100110101普通普通(ptng)编码器编码器真真值值表表输入信号为高电平有

24、效（有效：表示有编码请求）输出代码编为原码(yun m)（对应自然二进制数）例如例如(lr)：4线线-2线编码器线编码器二进制编码器：用n位二进制代码对2n个信号进行编 码的电路。第28页/共145页第二十九页，共145页。逻辑逻辑(lu j)表表达式达式321032100321032101IIIIIIIIIIIIIIIIYY 特点：编码器在任何时刻只能对一个输入信号进特点：编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请行编码，不允许有两个或两个以上的输入信号同时请求编码，否则求编码，否则(fuz)(fuz)输出编码会发生混乱。输出编码会发生混乱。 这就是说

25、，这就是说，I0 I0 、I1 I1 、 I2 I2 、 I3 I3 这这4 4个编码信个编码信号是相互排斥的。号是相互排斥的。 该编码器无法识别是编码输入还是非编码输入。该编码器无法识别是编码输入还是非编码输入。 第29页/共145页第三十页，共145页。优先优先(yuxin)编编码器码器真真值值表表优先编码器：允许同时输入数个编码信号，而电路只对优先编码器：允许同时输入数个编码信号，而电路只对 其中优先级别最高的信号进行其中优先级别最高的信号进行(jnxng)(jnxng)编编码。码。优先级别高的编码器信号排斥级别低的。优先级别高的编码器信号排斥级别低的。优先权的顺序完全是根据实际需要来确

26、定的。优先权的顺序完全是根据实际需要来确定的。 输输 入入输输 出出I0I1I2I3Y1Y0101001000100110101例如例如(lr)：4线线-2线优先编码器线优先编码器第30页/共145页第三十一页，共145页。32133210323321IIIIIIIIIIIIYY逻辑逻辑(lu j)表表达式达式优先级别：优先级别：I3的级别最高，的级别最高，I0 的级别最低。的级别最低。 当当I3=1时，其余时，其余(qy)输入信号不论是输入信号不论是0还是还是1都不起作用，都不起作用，电路只对电路只对I3进行编码，输出进行编码，输出 Y1Y0=11。第31页/共145页第三十二页，共145页

27、。二二十进制编码器十进制编码器输输 入入输输 出出S9S8S7S6S5S4S3S2S1S0ABCDGS11111111110111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110111111111 0 0 0 0 0 0 0 0 0 1 100000111100000110011000010101010101111111111人们习惯用十进制，而数字电路只识别二进制，则需要相互转换人们习惯用十进制，而数字电路只识别二进制，则需要相互转换(zhunhun)(zhunhun

28、)。二二十进制编码器：将十进制编码器：将0 09 9十个十进制数转换十个十进制数转换(zhunhun)(zhunhun)为二进制代为二进制代码的码的 电路。电路。例如例如(lr)：键盘输入：键盘输入8421BCD码编码器码编码器控制控制(kngzh)使能标志使能标志输输出出4位二进制代码位二进制代码输输入入10个互斥的数码个互斥的数码真值表第32页/共145页第三十三页，共145页。)DCBA(SDCBASSSSSSSSSSSGSSSSSSSSSSSDSSSSSSSSCSSSSSSSSBSSSSA009876543210975319753176327632765476549898逻逻辑辑(lu

29、 j)表表达达式式 当编码器某一个输入信号当编码器某一个输入信号(xnho)(xnho)为为0 0而其它输入信号而其它输入信号(xnho)(xnho)都为都为1 1时，则有一组对应的数码输出，如时，则有一组对应的数码输出，如S7S70 0时，时，ABCDABCD01110111。输。输出数码各位的权从高位到低位分别为出数码各位的权从高位到低位分别为8 8、4 4、2 2、1 1。因此，图。因此，图4.1.24.1.2所示电路为所示电路为8421BCD8421BCD码编码器。由真值表可看出，该编码器输入码编码器。由真值表可看出，该编码器输入S0S0S9 S9 这这1010个编码信号个编码信号(x

30、nho)(xnho)也是相互排斥的。也是相互排斥的。GSGS为控制使能标为控制使能标志，用来表示是否有信号志，用来表示是否有信号(xnho)(xnho)输入（即是否有键按下）。输入（即是否有键按下）。第33页/共145页第三十四页，共145页。SSSSSSSSSS6V&CGSCC&710&A&351k10D49B&812由十个按键和门电路组成的由十个按键和门电路组成的8421BCD8421BCD码编码器。码编码器。输输入入端端低低电电平平有有效效电阻确保电源不短路电阻确保电源不短路GS对对“无输无输入入”与与“输出输出为为0000”加以加以区别区别GS=0GS=1第34页/共145页第三十五页

31、，共145页。8线线-3线优先线优先(yuxin)编码器编码器CD4532EI为使能输入端，高电平有效。为使能输入端，高电平有效。EO为使能输出端，通常接至低位芯片的为使能输出端，通常接至低位芯片的EI端。端。EO和和EI配合可以实现多级编码器之间的优先级别的控制配合可以实现多级编码器之间的优先级别的控制(kngzh)。GS为扩展输出端，是控制为扩展输出端，是控制(kngzh)标志。标志。GS1表示是编码输出；表示是编码输出； GS0表示不是编码输出。表示不是编码输出。2、集成电路、集成电路(jchng-dinl)编编码器码器VDDEO GSI3I2I1I0Y0I4I5I6I7EIY2Y1GN

32、D16151413 1211109CD453212345678CD4532 (a) 引脚排列图引脚排列图(b) 逻辑功能示意图逻辑功能示意图Y2Y1Y0EO GSEII7I6I5I4I3I2I1I0“双列直插式双列直插式”封装封装缺口朝左方缺口朝左方一般左上脚接电源一般左上脚接电源一般右下脚接地一般右下脚接地左左下下脚脚为为1脚脚从左至右：引脚顺序递增从左至右：引脚顺序递增从右至左：引脚顺序递增从右至左：引脚顺序递增第35页/共145页第三十六页，共145页。集成集成(j chn)8(j chn)8线线-3-3线优先编码器线优先编码器CD4532CD4532的的功能表功能表输入输入(shr)(

33、shr)：逻辑：逻辑1(1(高电平）高电平）有效有效输出输出(shch)(shch)：逻辑：逻辑1(1(高电高电平）有效平）有效输输 入入输输 出出EII7I6I5I4I3I2I1I0Y2Y1Y0GS EOLHHHHHHHHHLHLLLLLLLLHLLLLLLLHLLLLLLHLLLLLHLLLLHLLLHLLHLLHHHHLLLLLLHHLLHHLLLLHLHLHLHLLLHHHHHHHHLHLLLLLLLL第36页/共145页第三十七页，共145页。观察功能表，可得到观察功能表，可得到(d do)以下以下信息：信息：(2) 输入使能端输入使能端EIEI=1 编码状编码状态态=0 禁止编码（

34、不论输入端状态，输出全为禁止编码（不论输入端状态，输出全为1）(3) 编码的优先等级：编码的优先等级：I7最高最高 I0最低，且输入为高电平有效。最低，且输入为高电平有效。(4) 译码时输出译码时输出(shch)为为3位二进制的原码。位二进制的原码。(1) 有有8个信号个信号(xnho)输入端，输入端，3个输出端，个输出端，3个控制端。个控制端。(5) 状态标志状态标志GS=1 信号输入端有有效信号输入信号输入端有有效信号输入=0 信号输入端无有效信号输入信号输入端无有效信号输入第37页/共145页第三十八页，共145页。 要学会通过读功能表而获知芯片的逻辑功能、各引脚的用途和用法，从而能够(

35、nnggu)正确使用芯片。(7) 当无有效当无有效(yuxio)输入信号时和输入信号时和I0端有高电平输入时，输出均端有高电平输入时，输出均为为000，如何区别这两种情况？，如何区别这两种情况？(6) 输出使能端输出使能端EO：仅当：仅当EI=1且输入端全无有效且输入端全无有效(yuxio)输入输入信号，即输入均为信号，即输入均为0时，时，EO为为1；其余情况为；其余情况为0。EOEO端可与另一片同样器件的端可与另一片同样器件的EIEI连接，组成更多输入端的优先编码器连接，组成更多输入端的优先编码器由由GSGS端的状态确定：前一种情况端的状态确定：前一种情况GS=0GS=0，而后者，而后者GS

36、=1GS=1作用作用第38页/共145页第三十九页，共145页。集成集成(j chn)8(j chn)8线线-3-3线二进制优先编码器线二进制优先编码器CD4532CD4532的级联的级联组成组成(z chn)16线线-4线优线优先编码器先编码器优先优先(yuxin)级别从级别从A15A0递降递降L3GS Y0 Y1 Y2GSCD4532CD4532（1 1）EOI7I6I5I4I3I2I1I0 GSEICD4532CD4532（0 0）1111EOEIEO1EI0 EO0GS1GS0EI1I7I6I5I4I3I2I1I0A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1

37、A0L2L1L0 Y0 Y1Y2第39页/共145页第四十页，共145页。1）当）当EI1=0时，时，EO1=0，从而使，从而使EI0=0，这时两片，这时两片CD4532均禁止均禁止 编码，它们编码，它们(t men)的输出端的输出端Y2Y1Y0是是000，并且，并且GS=GS0+GS2=0，表表 示此时的示此时的L3L2L1L0 =0000为非编码输出。为非编码输出。2）当）当EI1=1时，高位片（时，高位片（1）允许编码）允许编码(bin m)，但若，但若A15A8都是低电都是低电 平，即均无编码平，即均无编码(bin m)请求，则请求，则EO1=1，从而使，从而使EI0=1，允许低位片，

38、允许低位片 （0）编码）编码(bin m)。高位片的。高位片的Y2Y1Y0=000，则与之相连的或门均打，则与之相连的或门均打 开，开，L2、L1、L0取决于低位片的取决于低位片的Y2、Y1、Y0 ，而，而L3=GS1=0， 输出代码在输出代码在00000111之间变化。之间变化。3）当）当EI1=1且且A15A8中有编码请求（至少一个中有编码请求（至少一个(y )为高电平）时，为高电平）时， 则则EO1=0，从而使，从而使EI0=0，高位片编码，低位片禁止编码（即，高位片编码，低位片禁止编码（即 高位片的编码级别高于低位片）。高位片的编码级别高于低位片）。 此时此时L3=GS1=1 ， L2

39、、 L1、 L0取决于高位片的取决于高位片的Y2、Y1、Y0 ，输出代码在，输出代码在10001111 之间变化。之间变化。图示第40页/共145页第四十一页，共145页。2、集成、集成(j chn)优先编码器优先编码器74HC147 161514 13 12 1110974HC14712345678VDDNCDI3I2 I1 I9AI4I5I6I7I8 CB GND第41页/共145页第四十二页，共145页。输入输入(shr)(shr)：逻辑：逻辑0(0(低电平）低电平）有效有效输出：逻辑输出：逻辑(lu j)0(lu j)0(低电低电平）有效平）有效输输 入入输输 出出I1I2I3I4I5

40、I6I7I8I9Y3Y2Y1Y0HLHLHHLHHHLHHHHLHHHHHLHHHHHHLHHHHHHHLHHHHHHHHLHHHHHHHHHLLHHHHHHHHHHLLLLHHHHHHLLHHLLHHLHLHLHLHL集成集成(j chn)(j chn)优先编码器优先编码器74HC14774HC147的的功能表功能表第42页/共145页第四十三页，共145页。二二十进制优先十进制优先(yuxin)(yuxin)编码器编码器输入输入(shr)(shr)端低电端低电平有效平有效输出为输出为8421BCD8421BCD反码反码(fn m)(fn m)（即输出端低电平有效）（即输出端低电平有效）10

41、10线线4 4线（线（实为实为9 9线线4 4线线）没有没有 I0 端端（原因：各输出端的表达式中都不含有（原因：各输出端的表达式中都不含有 I0 ，即，即I0为任意态可不出现为任意态可不出现）当当I9I1全为全为1时，输出时，输出0000的反码的反码1111第43页/共145页第四十四页，共145页。输输 入入输输 出出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0GSHLHLHHLHHHLHHHHLHHHHHLHHHHHHLHHHHHHHLHHHHHHHHLHHHHHHHHHLHHHHHHHHHHLLHHHHHHHHHHHLLLLHHHHHHHLLHHLLHHHLHLHLHLHL

42、H01111111111例：用例：用74HC147和适当门构成输出和适当门构成输出(shch)为为8421BCD码并具有编码并具有编码输出码输出(shch) 标志的编码器。标志的编码器。第44页/共145页第四十五页，共145页。逻辑逻辑图图74HC147ABCD1111I1I2I3I4I5I6I7I8I9&GS123456789I0（1 1）在）在74HC14774HC147的输出端加反相器才能实现的输出端加反相器才能实现(shxin)(shxin)输出输出84218421码码的要求。的要求。（2 2）把）把74HC14774HC147的各输入端加到一的各输入端加到一“与非门与非门”的输入端

43、，的输入端，“与非门与非门”的输的输出作为标志端出作为标志端GSGS，从而，从而(cng r)(cng r)实现要求。实现要求。说明说明(shu(shumng):mng):第45页/共145页第四十六页，共145页。本节小结本节小结(xioji)用二进制代码表示特定对象的过程称为编码；实现(shxin)编码操作的电路称为编码器。编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成二十进制编码器均采用优先编码方案。第46页/共145页第四十七页，共145页。4.4.2 译码器译码器/数据数据(shj)分配器分配器译码：是编码的逆过程，将表示特定意义

44、信息的二译码：是编码的逆过程，将表示特定意义信息的二进制代码翻译出来。进制代码翻译出来。译码器：能够实现译码功能的数字电路称为译码器译码器：能够实现译码功能的数字电路称为译码器。译码器可分为两类：译码器可分为两类：1 1、将一系列代码转换成与之一一对应的有效、将一系列代码转换成与之一一对应的有效(yuxio)(yuxio)信号。信号。 又称为唯一地址译码器。又称为唯一地址译码器。2 2、将一种代码转换为另一种代码，又称为代码变换、将一种代码转换为另一种代码，又称为代码变换 器。器。1、译码器的定义、译码器的定义(dngy)与功能与功能第47页/共145页第四十八页，共145页。I0I1In-1

45、Y0Y1Y2n-1二进制二进制译码器译码器n位二进位二进制码输入制码输入2n个个输出输出EI使能输入使能输入图图4.4.6 二进制译码器结构图二进制译码器结构图 设二进制译码器的输入端为设二进制译码器的输入端为n个，则输出端为个，则输出端为2n个，且对应个，且对应(duyng)于输入代码的每一种状态，于输入代码的每一种状态，2n个输出中只有一个为有效电平。个输出中只有一个为有效电平。二进制唯一二进制唯一(wi y)地址译码器地址译码器第48页/共145页第四十九页，共145页。输输 入入输输 出出EA1A0Y0Y1Y2Y31000000110101101111101111101111102线线

46、-4线译码器线译码器2线线-4线译码器真值表线译码器真值表013012011010AAEYAAEYAAEYAAEY输出输出(shch)端逻辑表达式端逻辑表达式使能控制：使能控制：E（低电平有效）（低电平有效）输入：输入：2位二进制代码位二进制代码输出：输出：4个互斥的信号个互斥的信号（低电平有效）（低电平有效）第49页/共145页第五十页，共145页。 集成译码器与前面讲述的译码器工作原理一样， 但考虑集成电路的特点，有以下几个问题： 为了减轻信号的负载，故集成电路输入一般(ybn)都采用缓冲级，这样外界信号只驱动一个门。 为了降低功率损耗，译码器的输出端常常是反码输出， 即输出低电位有效。

47、为了便于扩大功能，增加了一些功能端，如使能端等。 2、集成电路、集成电路(jchng-dinl)译码器译码器第50页/共145页第五十一页，共145页。二进制译码器二进制译码器图图4.4.8 74139逻辑符号逻辑符号EA0A1Y0Y1Y3二进制二进制译码器译码器EY2A0A1Y0Y1Y2Y3 74139双二线双二线(r xin)译码器译码器第51页/共145页第五十二页，共145页。16151413 121110974HC13812345678VCCY0 Y1 Y2 Y3 Y4 Y5Y6A0A1A2E1E2E3 Y7GND74HC138Y0Y1Y2Y3 Y4Y5Y6Y7A0A1A2E1E2E

48、3Y0Y1 Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3(a) 引脚排列图引脚排列图(b) 逻辑功能示意图逻辑功能示意图74HC138集成集成(j chn)译码器译码器A2、A1、A0为二进制译码输入端，为二进制译码输入端， 为译码输出端（低电为译码输出端（低电平有效），平有效），E3、 、为选通控制端。当、为选通控制端。当E31且且 时，译码器处于工作状态；当时，译码器处于工作状态；当E30或或 时，译码器时，译码器处于禁止状态。处于禁止状态。70YY012 EE1E2E112 EE第52页/共145页第五十三页，共145页。74HC138集成集成(j chn)译码器的功译码器的功能表能

49、表0121230)(AAAEEEY第53页/共145页第五十四页，共145页。例：用例：用74HC138实现函数实现函数XYZZYXZYXZYXF74138&Y1Y2Y3Y4Y5Y6Y7Y0+5VA2A1A0XYZFE3E2E1第54页/共145页第五十五页，共145页。74LS138的级联（的级联（138构成构成(guchng)4-16线）线）使能使能译码输出译码输出D C BA“1”译码输入译码输入 A0A1A2E3E2E1低位片低位片Y0Y1Y2Y3Y4Y5Y6Y7 高位片高位片A0A1A2E3E2E1Y0Y1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y

50、12Y13Y14Y15“0”第55页/共145页第五十六页，共145页。 二二十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4位位二进制编码（二进制编码（BCD码），分别用码），分别用A3、A2、A1、A0表示；输出的是与表示；输出的是与10个十进制数字相对应的个十进制数字相对应的10个信号个信号(xnho)，用，用Y9Y0表示。由于二表示。由于二十进制译码器有十进制译码器有4根输入线，根输入线，10根输出线，所以根输出线，所以又称为又称为4线线-10线译码器。线译码器。 把二进制代码翻译成把二进制代码翻译成10个十进制数字信个十进制数字信号的电路号的电路(dinl)，称为二，称

51、为二十进制译码器。十进制译码器。二十进制译码器二十进制译码器74HC42第56页/共145页第五十七页，共145页。74HC42的功能表的功能表数数目目BCD输入输入输输 出出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90123456789101112131415LLLLLLLLHHHHHHHHLLLLHHHHLLLLHHHHLLHHLLHHLLHHLLHHLHLHLHLHLHLHLHLHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHH

52、HHHHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHLHHHHHH第57页/共145页第五十八页，共145页。01239012380123701236012350123401233012320123101230 AAAA Y AAAAYAAAAY AAAAYAAAAY AAAAYAAAAY AAAAYAAAA YAAAAY逻辑逻辑(lu j)表达式表达式第58页/共145页第五十九页，共145页。abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh

53、数码数码(shm)显示器显示器 用来驱动各种显示器件，从而将用二进制代码表示的数用来驱动各种显示器件，从而将用二进制代码表示的数字、文字字、文字(wnz)、符号翻译成人们习惯的形式直观地显示出、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。来的电路，称为显示译码器。七段显示七段显示(xinsh)译码器译码器第59页/共145页第六十页，共145页。第60页/共145页第六十一页，共145页。b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时共阴极共阴极(ynj)第61页/共145页第六十二页，共145页。功能表仅适用功能表仅适用(shyng)(shyn

54、g)于于共阴极共阴极LEDLED功能表功能表第62页/共145页第六十三页，共145页。集成集成(j chn)显示译码器显示译码器74HC4511逻辑逻辑(lu j)符号符号74HC4511a b c d e f g LE D3 D2 D1 D0_BL_LT第63页/共145页第六十四页，共145页。功功能能表表第64页/共145页第六十五页，共145页。辅助辅助(fzh)端端功能功能第65页/共145页第六十六页，共145页。数码数码(shm)显示电路的灭零显示电路的灭零LTBLD3D2D1D0LE(0)LTBLD3D2D1D0LE(1)LTBLD3D2D1D0LE(2)LTBLD3D2D1

55、D0LE(3)1H7 H6 H5 H4H3 H2 H1 H0M7M6M5M4M3M2M1M0110agagagag45114第66页/共145页第六十七页，共145页。由地址码由地址码决定将输决定将输入数据入数据(shj)送给哪送给哪路输出。路输出。功能功能表表地地址址(dzh)变变量量输输入入(shr)数数据据3、 数据分配器数据分配器第67页/共145页第六十八页，共145页。逻辑图逻辑图013012011010 ADAYADAYAADYAADY逻辑逻辑(lu j)表表达式达式11DA1 A0Y0 Y1 Y2 Y3&第68页/共145页第六十九页，共145页。 把二进制译码器的使能端作为数

56、据输入端，二进制代码把二进制译码器的使能端作为数据输入端，二进制代码(di m)输输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由由74HC138构成构成(guchng)的的1路路-8路路数据分配器数据分配器数据数据(shj)输输入端入端地址输入端地址输入端集成数据分配器及其应用集成数据分配器及其应用Y0Y1Y2E274HC138Y3E3Y4E1Y5Y7AB CDY6数数据据输输出出ENA0 A1 A2第69页/共145页第七十页，共145页。74HC138译码器作为译码器作为(zuwi)数据分配器时的数据分配器时

57、的功能表功能表10121232)(EAAAEEEY第70页/共145页第七十一页，共145页。数据数据(shj)分配器的分配器的应用应用数据分配器和数据选择器一起数据分配器和数据选择器一起(yq)构成数据分时传送系构成数据分时传送系统统 数据发送端数据发送端 数据接收端数据接收端 选择控制端选择控制端 数数据据输输入入 数数据据输输出出 1 D0 D1 D2 D3 74HC151 Y D4 D5 D6 E D7 S2 S1 S0 Y0 Y1 Y2 E2 74HC138 Y3 Y4 E3 Y5 E1 Y6 Y7 A2 A1 A0 第71页/共145页第七十二页，共145页。本节小结本节小结(xi

58、oji)把代码状态的特定含义翻译出来的过程称为译码，把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。把一种代码转换为另一种代码的电路。译码器分二进制译码器、十进制译码器及字符显示译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相译码器，各种译码器的工作原理类似，设计方法也相同。同。二进制译码器能产生输入变量的全部最小项，而任二进制译码器能产生输入变量的全部最小项，而任一组合逻辑一组合逻辑(lu j)(lu j)函数总能表示成最小项之和

59、的形函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组式，所以，由二进制译码器加上或门即可实现任何组合逻辑合逻辑(lu j)(lu j)函数。此外，用函数。此外，用4 4线线-16-16线译码器还可线译码器还可实现实现BCDBCD码到十进制码的变换。码到十进制码的变换。第72页/共145页第七十三页，共145页。数据分配器的逻辑功能是将数据分配器的逻辑功能是将1 1个输入数据传送到个输入数据传送到多个输出端中的多个输出端中的1 1个输出端，具体传送到哪一个输个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。出端，也是由一组选择控制信号确定。数据分配器就是带选

60、通控制端即使能端的二进数据分配器就是带选通控制端即使能端的二进制译码器。只要制译码器。只要(zhyo)(zhyo)在使用中，把二进制译在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。输入端当作选择控制端就可以了。数据分配器经常和数据选择器一起构成数据传数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。路数字信息的分时传送。第73页/共145页第七十四页，共145页。数据数据(shj)选择器选择器根据地址选择码从多路

61、输入数据根据地址选择码从多路输入数据(shj)中选中选择一路，送到输出。择一路，送到输出。4.4.3 数据数据(shj)选择选择器器1、数据、数据(shj)选择器的定义与功选择器的定义与功能能2-1n位地址选择信号DD1D0Y出n输据据入输数数作用与单作用与单刀多掷开刀多掷开关相似：关相似： 多输入多输入选择选择一输出一输出第74页/共145页第七十五页，共145页。 1 1 I0 I1 I2 I3 S1 S0 & & & & 1 Y E 1 逻辑图逻辑图常用常用(chn yn)(chn yn)的数据选择器有的数据选择器有4 4选选1 1、8 8选选1 1、1616选选1 1等多种类等多种类型

62、。型。四选一数据四选一数据(shj)选择器选择器第75页/共145页第七十六页，共145页。30013012011010iiimISSISSISSISSIY功功能能表表逻辑逻辑(lu j)表达式表达式地地址址(dzh)变变量量由地址码决由地址码决定从路输定从路输入中选择入中选择(xunz)哪哪路输出。路输出。输输 入入输出输出使能使能地址地址ES1S0Y10000001101010I0I1I2I3第76页/共145页第七十七页，共145页。74HC151的的功功能能表表选选 择择使能使能输输 出出S2 S1 S0Y HL L LLL L HL H LL H HH L LH L HH H LH

63、H HL HD00DD11DD22DD33DD44DD55DD66DD77DEYLLLLLLL2、集成电路、集成电路(jchng-dinl)数据选数据选择器择器第77页/共145页第七十八页，共145页。70012701210120iiimDSSSDSSSDSSSDY70012701210120YiiimDSSSDSSSDSSSD时0E0总是等于Y论地址码是什么，时，选择器被禁止，无1 E第78页/共145页第七十九页，共145页。ES2S1S0D0D1D2D3D4D5D6D774HC151(0)YYES2S1S0D0D1D2D3D4D5D6D774HC151(1)YYD00D01D02D03

64、D04D05D06D07D10D11D12D13D14D15D16D17ES2S1S0Y0Y0Y1Y1数数据据选选择择器器的的扩扩展展位位的的扩扩展展第79页/共145页第八十页，共145页。字字的的扩扩展展ES2S1S0D0D1D2D3D4D5D6D774HC151(0)YYES2S1S0D0D1D2D3D4D5D6D774HC151(1)YYD0D1D2D3D4D5D6D7D8D9D10D11D12D13D14D15DCBAYY1&1第80页/共145页第八十一页，共145页。数据数据(shj)选择器选择器的应用的应用基本原理基本原理数据选择器的主要数据选择器的主要(zhyo)特点：特点：

65、120niiimDY（1）具有标准）具有标准(biozhn)与或表达式的形式。与或表达式的形式。即：即：（2）提供了地址变量的全部最小项。）提供了地址变量的全部最小项。（3）一般情况下，）一般情况下，Di可以当作一个变量处理。可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入构成。所以，利用数据选择器的输入Di来选择地址变量组成来选择地址变量组成的最小项的最小项mi，可以实现任何所需的组合逻辑函数。，可以实现任何所需的组合逻辑函数。1、数据选择器作函数发生器、数据选择器作函数发生器第81页/共1

66、45页第八十二页，共145页。（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同(xin tn)时时，可直接用数据选择器来实现逻辑函数。，可直接用数据选择器来实现逻辑函数。 基本基本(jbn)步骤步骤XYZYXYZXL例用例用8选选1数据数据(shj)选择器选择器74151实现逻辑函数：实现逻辑函数：第82页/共145页第八十三页，共145页。确定确定(qudng)(qudng)数据选择器数据选择器确定地址确定地址(dzh)变量变量 2 1 XYZYXYZXL根据地址变量的根据地址变量的个数选择合适个数选择合适(hsh)的数据选的数据选择器。择器。3个变量，选用个变量，选用8选选1数据选择器。数据选择器。X=S2、Y=S1、Z=S0逻辑函数逻辑函数 1 选用选用74HC151 2 74HC151有三个有三个地址变量。地址变量。第83页/共145页第八十四页，共145页。求求Di 3 函数函数(hnsh)的标准与或表达式（将逻辑函数的标准与或表达式（将逻辑函数(hnsh)转换成最小项表达式）：转换成最小项表达式）：XYZZ