PCB串扰分析及抑制方法

《PCB串扰分析及抑制方法》由会员分享，可在线阅读，更多相关《PCB串扰分析及抑制方法（11页珍藏版）》请在装配图网上搜索。

1、PCB串扰分析及抑制方法XXX摘要：技术进步带来设计的挑战，在高速、高密度PCB设计中，串扰问题日益突出。本文 就串扰原理和对信号完整性影响进行分析，在此基础上提出了 PCB设计中抑制串扰的多种方 法，并针对利用微分电路减小PCB串扰的方法进行深入分析，同时给出了该方法中微分电路 R、C取值的近似计算公式，此方法代价低，易于实现。关键词：PCB串扰；抑制方法；微分电路The analysis of PCB crosstalk and its cinhibition methodsXXXAbstract: Technological advances bring design challenge

2、s. In high speed, high density PCB designing, crosstalk problem increasingly prominents. This paper analysis the principle of crosstalk and impact on signal integrity, based on this, raises a variety of ways to suppress crosstalk in the PCB design, analysis the method of using differential circuit r

3、educe PCB crosstalk in-depth, and presents the method of differential circuit R, C values approximate calculation formula, the cost of this method is low, and itseasy to implement.Keywords: PCB crosstalk; Inhibition method; Differential circuit1引言随着电子产品功能的日益复杂和性能的不断提高，印刷电路板的密度和其相关器件的频 率都不断攀升，保持并提高系统

4、的速度与性能成为设计者面前的一个重要课题。信号频率变 高，边沿变陡，印刷电路板的尺寸变小，布线密度加大等都使得串扰在现今 PCB 设计中的 影响显著增加。串扰问题是客观存在的，但超过一定的界限可能引起电路的误触发，导致系 统无法正常工作。设计者必须了解串扰产生的机理，并且在设计中应用恰当的方法，使串扰 产生的负面影响得到抑制。2串扰的产生机理串扰是指当信号在传输线上传播时，相邻信号之间由于电磁场的相互耦合而产生的不 期望的噪声电压信号，即能量由一条线耦合到另一条线上的现象。传输线间信号耦合所形成的串扰模型如图1所示，把噪声源所在的传输线称为干扰线，把有噪声产生的传输线称为受扰线。b点无激励时，

5、a点输入信号Va(t)在b点的耦合输出a图 1 串扰模型Vb(t)、d点的耦合输出Vd(t)就是干扰线对受扰线的串扰，前者称为近端串扰，后者成为远端 串扰。串扰产生的物理原因是干扰线和受扰线之间的耦合电容与耦合电感。当传输线工作在 较高频率下时，信号的上升时间和下降时间较短，由此引发的瞬时电压转换会引起严重的串 扰，而且两条传输线在布线空间上越接近，互感与互容就越大，这样在两条传输线间就会产 生更严重的串扰。由文献可知，感性串扰的大小正比于干扰线上驱动电流变化的速率，互感Lm产生的噪声计算公式为：V noise,L mdIdriverdt互容Cm产生的噪声计算公式为:V noise,C mdV

6、driverdt通常，容性串扰和感性串扰是同时发生的。由文献2，我们可以分别得到近端和远端 总串扰的计算公式，它们是分别由容性耦合和感性耦合叠加而成的。近端串扰总噪声为:V 二 V + VNENE ,CNE ,Lmm1C 1 Lm V + m4 c 0 4cL+mc0远端串扰总噪声为:V 二 V + VFEFE ,CFE ,LdV (t)adt+ (一 2 LmmL dV (t) )ma )Z dtL dV (t)m )aZ dt0其中，Z0, c, l, Cm，Lm，L, V0分别为传输线的特征阻抗、单位长度电容、单位长度电感，两传输线之间耦合电容、耦合电感，两平行传输线长度和 a 端峰值电

7、压。由以上两式,我们可以看出远端串扰总噪声由于容性和感性耦合的极性关系而相互消 减,这说明远端串扰是可以消除的。3 串扰的危害在线间串扰耦合比较严重的总线系统中,传输线的有效特征阻抗和传输延迟将随着开关 方式的改变而改变。电场和磁场之间的相互影响取决于数据状态的变化,数据状态的不同也 会造成传输线等效的电感和电容等参数发生变化,可能增大也可能减小。由于传输线参数随 数据传输模式的变化而改变,而且这些参数对于精确的时序设计和信号完整性分析来说非常 的重要。在高速、高密度PCB设计中一般提供一个完整的接地平面，从而使每条信号线基 本上只和它最近的信号线相互影响,来自其它较远信号线的交叉耦合是可以忽

8、略的。尽管如 此，在模拟系统中，大功率信号穿过低电平输入信号或当信号电压较高的元件如TTL）与信 号电压较低的元件（如ECL）接近时，都需要非常高的抗串扰能力。在PCB设计中，如果处 理不当，串扰对PCB的信号完整性将产生以下两种典型的影响。3.1 串扰引起的误触发信号串扰是高速设计所面临的信号完整性问题中一个重要内容，由串扰引起的数字电路 功能错误是最常见的一种。图2 串扰噪声导致相邻网络的逻辑错误图2是一种典型的由串扰脉冲引起的相邻网络错误逻辑的传输。干扰线上传输的信号通 过耦合电容，在受扰线和接收端引起一个噪声脉冲，结果导致一个不希望的脉冲发送到接受 端。如果这个脉冲强度超过了接收端的触

9、发值，就会产生无法控制的触发脉冲，引起下一级 网络的逻辑功能混乱。3.2串扰引起的时序延时在数字系统设计中，时序问题是一个必须考虑的重要问题。图3显示了由串扰噪声引起 的时序问题。图中下半部分是干扰源网络产生的两种噪声脉冲(Helpful glitch)和(Unhelpful glitch),当噪声脉冲(helpful glitch)叠加到被干扰网络，就引起被干扰网络信号传输延时减少; 同样，当噪声脉冲(Unhelpful glitch)叠加到被干扰网络时，就增加了被干扰网络正常传输信 号的延时。尽管这种减少网络传输延时的串扰噪声对改善PCB时序是有帮助的，但在实际 PCB 设计中，由于干扰源

10、网络的不确定性，这种延时是无法控制的，因而对这种串扰引起 的延时必须要加以抑制。图 3 串扰噪声导致的信号传输延时4 串扰的抑制串扰在 PCB 设计中普遍存在，其对系统的影响一般都是负面的。为减少串扰，最基本 的方法就是让干扰源网络与被干扰网络之间的耦合越小越好。在复杂的PCB设计中完全避 免串扰是不可能的，但在系统设计中，设计者应该在考虑不影响系统其它性能的情况下选择 适当的方法来力求串扰的最小化。4.1 常用方法结合上面的分析，解决串扰问题主要从以下几个方面考虑：(1) 在布线条件允许的条件下，尽可能拉大传输线间的距离，或者尽可能地减少相邻 传输线间的平行长度，最好是在不同层间走线;(2)

11、 相邻两层的信号层(无平面层隔离)走线方向因该垂直，尽量避免平行走线以减 少层间的串扰;(3) 在确保信号时序的情况下，尽可能选择转换速度低的器件，使电场与磁场的变化 速率变慢，从而降低串扰;（4）在设计层叠时，在满足特征阻抗的条件下，应使布线层与参考平面（电源或地平 面）间的介质层尽可能薄，这样加大了传输线与参考平面间的耦合度，减少相邻 传输线的耦合；（5）多层设计时，由于表层只有一个参考平面，表层布线的电场耦合比中间层的要强， 因而对串扰较敏感的信号线尽量布在内层；（6）通过端接，使传输线的终端阻抗与传输线匹配，可大大减小串扰的幅度；4.2 端接微分电路降扰法设计者一般都是从传输线的物理结

12、构角度来考虑减小串扰，比如减小耦合长度、增加信 号路径之间的距离等，这些减小串扰的方法效果有限且大多以硬件的面积资源为代价。根据 常用方法（6）及串扰产生机理部分所论述容性和感性耦合的极性关系，可采用端接微分电 路，即在传输线远端利用RC微分电路来减小串扰，以下做简要分析。结合串扰产生机理及图1，建立串扰信号模型如图4 所示。根据式（1）可以得到图4中a点到d点的频域传递函数Had（f）为：H （f）二 j f （ZC -）（2）ad0 m Z0式中，f为频率。图 4 串扰信号模型分析图4可以发现，由于a点到c点的信号是近似理想传输，所以如果能在传输线同一 端的c点到d点构建一个传输特性近似等

13、价于Had的电路，就可以通过叠加的方法进行串 扰抵消。基于此可以得到串扰抵消的信号模型，如图5所示。图 5 串扰抵消信号模型根据串扰抵消的原理，实现串扰抵消就是要寻找传输特性近似等价于H ad的电路，同 时电路在实现上要比较容易。由式（2）可知，Had（f）具有微分电路的传递特性，所以可以用RC微分电路构成等价于Had（f）的电路。根据这个特征，文中提出利用RC微分电路来减小串扰, 对应的电路设计如图6 所示。I_g_|,图 6 利用 RC 微分电路减小串扰的电路模型可近似认为其传递函数为：HrcCJ）二 j2 fRC（3）比较式（2）和（3）可知，只要选择合适的R、C值，就可以使构造的RC微

14、分电路的 传输特性近似等价于Had（f）,这样图6中传输线的远端就可以实现串扰的抵消。在R、C的 取值上，就是要求1L4)RC 二l(Z C -F20 m Z0考虑到干扰线和受扰线都要与下一级互联，此处取R = Z0,那么C满足式（5）即可:1L5)C 二l(C -f)2 m Z205 结束语数字系统设计已进入一个新的阶段。许多过去处于次要地位的高速设计问题，现在已经对系统性能具有关键影响。包括串扰在内的信号完整性问题带来了设计观念、设计流程及设计方法的变革。面对新的挑战，对于串扰噪声而言，最关键的就是找出那些对系统正常运行 真正有影响的网络，而不是盲目的对所有网络进行串扰噪声的抑制，否则这跟

15、有限的布线资 源相矛盾。与从PCB物理结构角度来减小串扰的方法相比，文中所述微分降扰法电路易于 实现，代价较低，效果较好，具有重要意义。参考文献:1 乔红.高速PCB串扰分析及其最小化J.中国集成电路,2007,95（4）:35-38.2 王亚飞，陈迎潮利用微分电路减小PCB上串扰的方法J.华南理工大学学报（自然科学 版）,2012,40（8）:20-25.3 邱关源，罗先觉.电路M.北京:高等教育出版社,2006.4 童诗白,华成英.模拟电子技术基础M.北京:高等教育出版社,2006.5 谢金明.高速数字电路设计及噪声控制技术M.北京：电子工业出版社,2003.6 陈伟,黄秋元，周鹏.高速电路信号完整性分析与设计M.北京：电子工业出版社,2009.7 田广锟，范如东，等.高速电路PCB设计与EMC分析M.北京：电子工业出版社,2008.