用Verilog HDL实现按键消抖

《用Verilog HDL实现按键消抖》由会员分享，可在线阅读，更多相关《用Verilog HDL实现按键消抖（3页珍藏版）》请在装配图网上搜索。

1、按键消抖用按键控制一个数字，按键每按一次，这个数字加1，并通过数码管将这个数字显示出来（以16进制）。可能是悟性比较低，按键消抖都搞了1天才搞出来，下面这个程序是我经过参考别人的（有些地方没想明白），然后自己领会，写的一个程序，经过在开发板上实验，还是有一点小问题，但是我觉得，按键消抖的原理应该是这样的。希望本文能帮到需要的人，我也是一个初学者，可能程序中也有很多不足，还请能提出来,相互交流。QQ:1664619265module SW_debounce(rst_n,sy_clk,key,HEX0_D);input rst_n;/低电平复位input sy_clk;/系统时钟50Mhzinpu

2、t key; 按键output 6:0HEX0_D;数码管/*/reg key_rst;always(posedge sy_clk or negedge rst_n) beginif(!rst_n)key_rst=1b1;else每个时钟周期读一次按键的值key_rst=key;end 将按键的值存在key_rst中/*/reg key_rst_r;always(posedge sy_clk or negedge rst_n) beginif(!rst_n)key_rst_r=1b1;else 每个时钟周期将key_rst中的值存入key_rst_r中。key_rst_r=key_rst;这样

3、key_rst和key_rst_r中存放的是前后两个时钟周期，按键的值end/*/wire key_en,key_an;重点1：抖动时期的标志量，这两个标志量是用来给后面的计数器清零的assign key_en=key_rst&(key_rst_r);当按键由0变1时，key_en为1assign key_an=key_rst_r&(key_rst);当按键由1变0时，key_an为1；看下面的按键波形，俺觉得，抖动期间，这两个标志量都有可能为1/*/reg18:0 count; 计数，是为了延时10ms左右always(posedge sy_clk or negedge rst_n) beg

4、inif(!rst_n)count=19d0;else if(key_en | key_an)count=19d0;出现抖动就将count 清零，使其计不满，因为后面是每10ms读一次按键的值else if(count=19h7ffff)/10mscount=19d0;elsecount=count+1b1;end/*/reg low_sw;always(posedge sy_clk or negedge rst_n) beginif(!rst_n)low_sw=1b1;else if(count=19h7ffff)low_sw=key;每10ms读一次按键的值，因为抖动期间，count的值是

5、到不了7ffff的，所以抖动期间是不会读按键的值的，因此能消除抖动。end/*/reg low_sw_r;always(posedge sy_clk or negedge rst_n) beginif(!rst_n)low_sw_r=1b1;else low_sw_r=low_sw;low_sw和low_sw_r存放的是前后10ms，按键的值，这个值中，是按键稳定时的值end/*/wire ctr;assign ctr=low_sw&(low_sw_r);按键松手时，ctr会出现一个系统周期的高电平/reg3:0control;always(posedge sy_clk or negedge

6、rst_n) beginif(!rst_n)control=4b0;else if(ctr) 如何用通过按键产生的这个信号 ctrcontrol=control+1b1;enddisplay dis1(control,HEX0_D);endmodulemodule display(d,dis_data);input3:0d;output6:0dis_data;reg6:0dis_data;always(d) begincase(d)4b0000: dis_data=7b1000000;/display 04b0001: dis_data=7b1111001;/display 14b0010:

7、dis_data=7b0100100;/display 24b0011: dis_data=7b0110000;/display 34b0100: dis_data=7b0011001;/display 44b0101: dis_data=7b0010010;/display 54b0110: dis_data=7b0000010;/display 64b0111: dis_data=7b1111000;/display 74b1000: dis_data=7b0000000;/display 84b1001: dis_data=7b0011000;/display 94b1010: dis_data=7b0100011; /display a;4b1011: dis_data=7b0000011;/display b;4b1100: dis_data=7b1000110;/display c;4b1101: dis_data=7b0011100;/display d;4b1110: dis_data=7b0000110;/display E;4B1111: dis_data=7b0001110;/display F;endcaseendendmodule