关三极管倒置状态PPT学习教案

《关三极管倒置状态PPT学习教案》由会员分享，可在线阅读，更多相关《关三极管倒置状态PPT学习教案（51页珍藏版）》请在装配图网上搜索。

1、会计学1关三极管倒置状态关三极管倒置状态“H”“H”“L”第1页/共51页第2页/共51页1用来表示输入变量状态全部组合的，称变量译码器用来表示输入变量状态全部组合的，称变量译码器N位输入，位输入，2N输出。输出。 常见的集成化常见的集成化译码器译码器有有2-4、3-8、4-162码制译码器：如码制译码器：如8421码变换为循环码等码变换为循环码等 3显示译码器：控制数码管显示显示译码器：控制数码管显示第3页/共51页CPU外设0外设1外设2外设3D0D31D0D31D0D31D0D31D0D31译码器A0A1A0A1CSCSCSCSY0Y1Y2Y3A0=0，A1=0时，外设0工作A0=1，A

2、1=0时，外设1工作A0=0，A1=1时，外设2工作A0=1，A1=1时，外设3工作A0=0，A1=0时，Y0=0，Y1,Y2,Y3=1A0=1，A1=0时，Y1=0，Y0,Y2,Y3=1A0=0，A1=1时，Y2=0，Y0,Y1,Y3=1A0=1，A1=1时，Y3=0，Y0,Y1,Y2=1功能级设计要求：信号级设计要求：第4页/共51页定义：定义：24译码器是指译码器是指2输入输入4输出的变量译输出的变量译码器。码器。2输入输入,4输出输出.对应输入的每一种组合，对应输入的每一种组合，唯一只有一个输出为唯一只有一个输出为“0”.真值表真值表 只用与非门实现的输出表达式只用与非门实现的输出表达

3、式AB逻辑示意图逻辑示意图ABYBAYBAYBAY3210输出表达输出表达式式第5页/共51页ABYBAYBAYBAY3210输出表达输出表达式式ABABY0Y1Y2Y3有没有什么问题有没有什么问题？第6页/共51页2输入输入4输出译码器输出译码器电路由输入缓冲部分和电路由输入缓冲部分和译码部分组成。译码部分组成。输入缓冲部分使得对外输入缓冲部分使得对外负载只有一个，减轻前负载只有一个，减轻前面电路的负担。面电路的负担。ABABY0Y1Y2Y3 AB输入缓冲部分输入缓冲部分译译 码码 部部 分分第7页/共51页第8页/共51页AB38译码器译码器逻辑示意图逻辑示意图C为最高位为最高位，A为最低

4、为最低位位C第9页/共51页只用只用与非与非门实门实现的现的输出输出表达表达式式ABCYBCAYCBAYCBAYCABYCBAYCBAYCBAY76543210输出表达输出表达式式真真 值值 表表 第10页/共51页ABABY0Y1Y2Y3CCY4Y5Y6Y7ABCABCYBCAYCBAYCBAYCABYCBAYCBAYCBAY76543210第11页/共51页功能表功能表E 设置使能端（设置使能端（Enable）E当当 0，译码器使能，译码器使能 E当当 1，译码器禁止，译码器禁止EABEYBAEYBAEYBAEY3210ABE逻辑示意图逻辑示意图E第12页/共51页ABABY0Y1Y2Y3

5、 ABEABEYBAEYBAEYBAEY3210第13页/共51页第14页/共51页“0”“0”“0”“0”“1”“1”“1”“1”“1”“1”“1”用两片用两片2-4译码器组成译码器组成3-8译码器译码器:高位输入高位输入C用作选片，用作选片，A、B用于选中片内译码。用于选中片内译码。C0选中片选中片I，C1选中片选中片II。 E第15页/共51页5片片24译码器构成译码器构成416译码器。第一层的一个译码译码器。第一层的一个译码器用作选片。器用作选片。E=0时，时，C D00时选中左边一片，译出时选中左边一片，译出Y0Y3 ;依此类推。依此类推。E第16页/共51页输入输出IIIY0 Y1

6、 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 ABC1EABC1EABCD第17页/共51页E 为什么需要选通？为什么需要选通？ 针对门电路的传输延迟造成的竞争、冒险问题提出的。针对门电路的传输延迟造成的竞争、冒险问题提出的。二输入二输入AND门（门（OR门）的输入为门）的输入为A和和 A时时, A滞后于滞后于A，则则Y会出现尖峰信号。会出现尖峰信号。 理想情况理想情况：YA A1负向负向尖峰尖峰正向正向尖峰尖峰与非门上升沿有尖峰与非门上升沿有尖峰或非门下降沿有尖峰或非门下降沿有尖峰第18页/共51页E译码器中设置二级缓冲，译码器中设置二级缓

7、冲，目的是均衡负载，但是由目的是均衡负载，但是由于信号传输的延迟，会在于信号传输的延迟，会在输出端产生输出端产生“0”重叠重叠(Overlap)和尖峰信号和尖峰信号(有有些书中称为毛刺，英文词些书中称为毛刺，英文词为：为：Spike, Glitch) 。为消除尖峰和重叠，增加为消除尖峰和重叠，增加了了E。ABABY0Y1Y2Y3 ABE第19页/共51页若若A B同时到来同时到来(无偏移无偏移Skew)。从功能表上分析，。从功能表上分析，A B从从“11”变到变到“00”时，输出应从时，输出应从Y3=0变成变成Y0=0，Y1Y2保持为保持为“1” 。但是，由于门的传输延迟，造成但是，由于门的传

8、输延迟，造成Y1 , Y2上出现了尖峰，同时上出现了尖峰，同时， Y3,Y0有一段时间同时为有一段时间同时为“0”，即零重叠。，即零重叠。2(1级buffer+译码级延迟)3(2级buffer+译码级延迟)1(1级buffer延迟)第20页/共51页ABABY0Y1Y2Y3 ABAA ABBB2BAY BAY13BAY BAY 0第21页/共51页当当A B从从“11”变到变到“00”时，输出应从时，输出应从Y3=0变成变成Y0=0。假设假设A B不能同时到来，存在偏移不能同时到来，存在偏移(Skew)，导致尖峰信号更宽，导致尖峰信号更宽。 tspike加宽、两处出现零重叠加宽、两处出现零重叠

9、 toverlap=1级延迟级延迟tspike = tskew+1级延迟级延迟ABABY0Y1Y2Y3 ABtspike第22页/共51页E在在A B变化期间，输出是不稳定的，可能会出现尖峰信号。变化期间，输出是不稳定的，可能会出现尖峰信号。加一个能覆盖输入变化的正脉冲加一个能覆盖输入变化的正脉冲(E1)，使得，使得A B变化期间变化期间强制强制Y0-Y3=1，既可消除输出端的干扰。，既可消除输出端的干扰。 抑制尖峰和零重叠的正信号应抑制尖峰和零重叠的正信号应提前（或同时）于译码器的变量提前（或同时）于译码器的变量输入变化前到来，正信号撤除输入变化前到来，正信号撤除应滞后于变量输入的变化应滞后

10、于变量输入的变化(至少至少滞后滞后1级缓冲的延迟级缓冲的延迟)。E也不能太宽，否则速度会慢。也不能太宽，否则速度会慢。第23页/共51页E使用使用 来抑制零重叠和尖峰，译码器的输出波形变窄了来抑制零重叠和尖峰，译码器的输出波形变窄了. E使用使用E不使用不使用E“0”第24页/共51页(前面介绍的器件型号为前面介绍的器件型号为:74 x x 139 双双2-4译码器译码器)第25页/共51页第26页/共51页第27页/共51页输入IIIY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y14 Y15 ABC1EAE2BE2ABC1EAE2BE2ABCD

11、E“1”使能输出第28页/共51页Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 ABC1E2ED0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4CE32x8 R0MD0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4CE32x8 R0MD0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4CE32x8 R0MD0 D1 D2 D3 D4 D5 D6 D7 A0 A1 A2 A3 A4 A5 A6 A7 CPUA0 A1 A2 A3 A4A0 A1 A2 A3 A4A0 A1 A2 A3 A4使 能A5 A6 A7 地址总

12、线地址总线数据总数据总线线第0片ROM第1片ROM第7片ROM第29页/共51页(031)(3263)(6495)(96127)(128159)(160191)(192223)(224255)第第0片片ROM第第1片片ROM第第2片片ROM第第3片片ROM第第4片片ROM第第5片片ROM第第6片片ROM第第7片片ROM00000000000111110010000000111111010000000101111101100000011111111000000010011111101000001011111111000000110111111110000011111111000001111100

13、00011111000001111100000111110000011111000001111100000111110000011111ROM地址空间CPU地址空间第30页/共51页第31页/共51页0A19A18A20位地址译码器00000001001011111Mx8 bit第32页/共51页 2-4译码器用作数据分配器（译码器用作数据分配器（Demultiplexer）E数据分配：将输入数据在数据分配：将输入数据在地址控制下连接到多个输地址控制下连接到多个输出通道。出通道。第33页/共51页第34页/共51页当译码器的输入变量数当译码器的输入变量数N增大时，用单级译码器不能实现增大时，用

14、单级译码器不能实现 1译码部分的每个与译码部分的每个与/与非门的输入端数会增多与非门的输入端数会增多 2二级二级Buffer的每个的每个Buffer的输出负载加重，为：的输出负载加重，为： 缓冲门的负载数为缓冲门的负载数为2N1。例如，当。例如，当N12时，每个时，每个译码门有译码门有12个输入，每个个输入，每个缓冲缓冲门有门有2048个负载，个负载，这是不现实的这是不现实的。 采用多级译码技术可以减少负载。采用多级译码技术可以减少负载。 用在大容量存储器片内的译码结构。用在大容量存储器片内的译码结构。（多级译码不作重点要求）（多级译码不作重点要求）第35页/共51页2222222222224

15、2242用两级用两级2-4译码器实现译码器实现4-16译码器译码器(2X22表示表示2输入与非门输入与非门4个，个，2X24表示表示2输入与非门输入与非门16个个)第36页/共51页44424424424282282用两级用两级4-16译码器实现译码器实现8-256译码器译码器ABCDDCBAEFGHY0 Y1 Y255 Y15 Y16 Y31 第37页/共51页完全译码的完全译码的BCD 译码器译码器完全译码的完全译码的BCD 译码器译码器第38页/共51页BADC00110110001101101 03 2 5476 X X X X 9 8X X 第39页/共51页第40页/共51页当当A

16、BCD01011111时，时，Y09均为任意值，均为任意值，Y09表达式为表达式为 ADYDAYCBAYDCBAYDCBAY98210BADC0011011000110110Y0=0X X X X X X Y1=0 Y3=0 Y2=0Y4=0 Y5=0 Y7=0 Y6=0Y8=0 Y9=0第41页/共51页ADYDAYCBAYDCBAYDCBAY98210第42页/共51页当输入当输入ABCD出现出现01011111时，时，译码器译码器输出输出Y09均为均为“1”，Y09表达式为表达式为 DCBAYDCBAYDCBAY910第43页/共51页DCBAYDCBAYDCBAY910第44页/共51

17、页第45页/共51页ABCDLTRBIBI/RBOABCD为要显示的数据，为要显示的数据，A为最低位，为最低位，D为最高位。为最高位。LT为测试输入，为测试输入，RBI为灭零输入，为灭零输入， BI/RBO为熄灭为熄灭输入输入/灭零输出灭零输出正常工作时，正常工作时，LT、RBI、BI/RBO均为均为“1”。BI/RBO”0”，所有的数码段都熄灭。所有的数码段都熄灭。LT=“0”，BI/RBO=“1”，测试状态，数码显示都测试状态，数码显示都为为“8”，表示数码管正常。，表示数码管正常。RBI=“0”，LT=“1”， BI/RBO=“1”时，当时，当ABCD=“0000” ，所有的数码段都熄灭

18、。所以，所有的数码段都熄灭。所以RBI=“0”只是灭零。只是灭零。第46页/共51页第47页/共51页ABCDCBABCDDABCDCBADCBAgCBABDCAABCDDCABDCBADABCDCABDCBADCBAfCBAABCDCDBACDBADCABDABCDCBADCBADCABDCBAeABCCBACBAABCDCDBADCBADABCDCBADCBAdCDCBAABCDBCDACDBADABCDCBADCBAcBCABDCBAABCDBCDACDBADCABDCBADBCADCBAbBDCADCBAABCDBCDACDBADCABDCBADCBADBCADCBAa第48页/共51页DCBABCgCBDCAABfCBAeABCCBACBAdCDCBAcBDBCACBAbBDCADCBAa第49页/共51页七段数字显示管所显示的数字七段数字显示管所显示的数字第50页/共51页