数字电子技术课后题答案

《数字电子技术课后题答案》由会员分享，可在线阅读，更多相关《数字电子技术课后题答案（20页珍藏版）》请在装配图网上搜索。

1、数字电子技术课后题答案第1单元能力训练检测题（共100分，120分钟）一、填空题：（每空分，共20分）1、由二值变量所构成的因果关系称为逻辑关系。能够反映和处理逻辑关系的数学工具称为逻辑代数。2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。十进制计数各位的基数是10,位权是10的幕。5、8421BCD码和2421码是有权码；余3码和格雷码是无权码。6、进位计数制是表示数值大

2、小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为数制。任意进制数转换为十进制数时，均釆用按位权展开求和的方法。7、十进制整数转换成二进制时釆用除2取余法；十进制小数转换成二进制时釆用乘2取整法。&十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位

3、变量的取值不同。14、在化简的过程中，约束项可以根据需要看作1或0。二、判断正误题（每小题1分，共10分）1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。（对）2、异或函数与同或函数在逻辑上互为反函数。（对）3、8421BCD码、2421BCD码和余3码都属于有权码。（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。（对）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。（对）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（错）5、逻辑函数F=AB+AB+BC+BC已是最简与或表达式。（错）6、利用约束项化简时，将全部约束项都

4、画入卡诺图，可得到函数的最简形式。（错）7、卡诺图中为1的方格均表示逻辑函数的一个最小项。（对）8、在逻辑运算中，“与”逻辑的符号级别最高。（对）9、标准与或式和最简与或式的概念相同。（对）10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。（错）三、选择题（每小题2分，共20分）1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（B）。A、逻辑加B、逻辑乘C、逻辑非2、十进制数100对应的二进制数为（C）。A、1011110B、1100010C、1100100D、3、和逻辑式AB表示不同逻辑关系的逻辑式是（B）。A、BBD、AA+A?C、BA+B、BBA+4、数字电路中机器识

5、别和常用的数制是（A）。A、二进制B、八进制C、十进制D、十六进制5、以下表达式中符合逻辑运算法则的是（D）。A、CC=C2B、1+1=10C、0（错）5、D触发器的输出总是跟随其输入的变化而变化。（对）6、CP=0时，由于JK触发器的导引门被封锁而触发器状态不变。（对）7、主从型JK触发器的从触发器开启时刻在CP下降沿到来时。（对）8触发器和逻辑门一样，输出取决于输入现态。（错）9、维持阻塞D触发器状态变化在CP下降沿到来时。（错）10、凡釆用电位触发方式的触发器，都存在空翻”现象。（错）三、选择题（每小题2分，共20分）1、仅具有置“0”和置“1”功能的触发器是（C）。A、基本RS触发器B

6、、钟控RS触发器C、D触发器D、JK触发器2、由与非门组成的基本RS触发器不允许输入的变量组合RS?为（A）oA、00B、01C、10D、113、钟控RS触发器的特征方程是（D）。A、n1nQRQ+=+B、n1nQSQ+=+C、n1nQSRQ+=+D、nnQRSQ+=+14、仅具有保持和翻转功能的触发器是（B）。A、JK触发器B、T触发器C、D触发器D、T触发器5、触发器由门电路构成，但它不同门电路功能，主要特点是具有（C）A、翻转功能B、保持功能C、记忆功能D、置0置1功能6、TTL集成触发器直接置0端DR和直接置1端DS在触发器正常工作时应A、DR=1，DS=0B、DR=0，DS=1C、保

7、持高电平“1”D、保持低电平“0”7、按触发器触发方式的不同，双稳态触发器可分为（C）A、高电平触发和低电平触发B、上升沿触发和下降沿触发C、电平触发或边沿触发D、输入触发或时钟触发8、按逻辑功能的不同，双稳态触发器可分为（D）。A、RS、JK、D、T等B、主从型和维持阻塞型C、TTL型和MOS型D、上述均包括9、为避免“空翻”现象，应釆用（B）方式的触发器。A、主从触发B、边沿触发C、电平触发10、为防止“空翻”，应釆用（C）结构的触发器。A、TTLB、MOSC、主从或维持阻塞四、简述题（每小题3分，共15分）1、时序逻辑电路的基本单元是什么组合逻辑电路的基本单元又是什么答：时序逻辑电路的基

8、本单元是触发器，组合逻辑电路的基本单元是门电路。2、何谓“空翻”现象抑制“空翻”可釆取什么措施答：在时钟脉冲CP=1期间，触发器的输出随输入发生多次翻转的现象称为空翻。抑制空翻的最好措施就是让触发器釆取边沿触发方式。3、触发器有哪几种常见的电路结构形式它们各有什么样的动作特点答：触发器常见的结构形式有与非门构成的基本RS触发器，其动作特点是：输入信号在电平触发的全部作用时间里，都能直接改变输出端Q的状态；钟控的RS触发器，其动作特点：当CP=0时，无论两个输入端R和S如何，触发器的状态不能发生改变；只有当作为同步信号的时钟脉冲到达时，触发器才能按输入信号改变状态；主从型JK触发器，其动作特点：

9、主从型JK触发器的状态变化分两步动作。第1步是在CP为“1”期间主触发器接收输入信号且被记忆下来，而从触发器被封锁不能动作；第2步是当CP下降沿到来时，从触发器被解除封锁，接收主触发器在CP为1期间记忆下来的状态作为控制信号，使从触发器的输出状态按照主触发器的状态发生变化；之后，由于主触发器在CP=0期间被封锁状态不再发生变化，因此，从触发器也就保持了CP下降沿到来时的状态不再发生变化。即主从型JK触发器的输出状态变化发生在CP脉冲的下降沿。主触发器本身是一个钟控的RS触发器，因此在CP=1的全部期间都受输入信号的控制，即存在空翻”现象。但是，只有下降沿到来前.的主触发器状态，才是改变从触发器

10、状态的控制信号，而下降沿到达时刻的主触发器状态不一定是从触发器的控制信号；维持阻塞型D触发器，其动作特点：维持阻塞D触发器的次态仅取决于CP信号上升沿到达前一瞬间（这一时刻与上升沿到达时的间隔趋近于零）输入的逻辑状态，而在这一瞬间之前和之后，输入的状态变化对输出不能够并生影响。4、试分别写出钟控RS触发器、JK触发器和D触发器的特征方程。答：钟控RSSR=0（约束条件）JKQn+1=Dn。答：由两个或非门组成的基本RS触发器如图所示，其功能与钟控RS触发器相同，所不同点是或非门构成的基本RS触发器是电平触发方式，没有时钟脉冲控制。功能真值表也与钟控RS触发器完全相同。五、分析题（共35分）1、

11、已知TTL主从型JK触发器的输入控制端J和K及CP脉冲波形如图所示，试根据它们的波形画出相应输出端Q的波形。（6分）SCPQ或非门构成的基本RS触发八1戒Q断乐隅辑电瞬的*态艺t分才厂i盘3、图所示为维持阻塞D触发器构成的电路，试画出在CP脉冲下Q0和Q1的波形。（9分）解：Q0n+1财*00“010110101111.髦0IDCLID1C1IKUCLIK:用的那=K?=11日脚4卅树北祖寸蜩时如黎血，各位触发器在CP上升沿触发。Q0状态就翻转一次，而触发器Q1的状态翻转发生在4、电路如图所示：(1)图示电路中釆用什么触发方式;(2)分析下图所示时序逻辑电路，并指出其逻辑功能;(3)设触发器初态为0,画出在CP脉冲下Q0和发器的特征力種可得：站鮎,Q1的波形。(8分)解：JK分析电路：电路驱动方程：J0由功能真值表可看出，这是一个2位四进制加计数器。电路初态为0,画出其时序波形图如下：（a）Q（b）Q（c）Q1（d）图Q（）Q（f）图CPQ0Q1