我的FPGA学习历程(07)——BCD编码：移位加3算法

《我的FPGA学习历程(07)——BCD编码：移位加3算法》由会员分享，可在线阅读，更多相关《我的FPGA学习历程(07)——BCD编码：移位加3算法（3页珍藏版）》请在装配图网上搜索。

1、我的FPGA学习历程（07）BCD扁码：移位加3算法进制码，也称为BC码，它的编码方式则是通过一个位二进制来表示一个进制数，部分十进制对应的BC码如下十进制数BCD13 -0001_001114 -0001_010019-0001_100120-0010_000099-1001_1001对于任意的三位十进制整数存在以下公式：（ABC1）0=2A*+10B1*1+0C0*10显然，对于任意一个三位数分离它的百位、十位和个位可以通过整除来实现，语法同时也支持相乘（）、相除（）和取模（）的运算符，综合器发现这些运算符时会通过调用FPG内部的嵌入式乘法器来实现这些运算。由于在数字电路中乘除法和浮点数的

2、实现较为复杂，所以其他的综合器或许并不直接提供支持或者会出现仿真与实际不一致的结果，在代码中使用乘除法或者取模会使得代码失去可移植性，这里并不建议使用。这里介绍一种通用的算法用于分离十进数的各个数位，这种称为移位加算法的算法只使用加减和移位运算，它可以满足代码移植性的要求，移位加三算法的流程如下（这里假设要分离的只有3个数位）：将二进制数左移一位（未满位在前面填）02.如果移动了8位，那么二进制数就在百位、十位和个位列，计算结束3在任何一个BCDU中，如果任何一个二进制数大于或者等于，就把这个数加上34.回到步骤1下图展示了十六进制数0其转化BC码的流程：根据上图，可以很容易的编写对应的代码：70303030作为存储BC码和二进制码的寄存器如果输入为位，那么需要的长度为0FF00000总共位:0置0读入低位重复次大于就加3左移一位输出BC码部分仿真结果如下图：同理，16位二进制数的转化流程如下，和上图不同的是移动次数增加了，这次共需要移动16次，各位可以试着写出对应的verilog代码。