计算机组成与结构试卷第一套

上传人:简****9 文档编号:101663189 上传时间:2022-06-05 格式:DOCX 页数:8 大小:149.24KB
收藏 版权申诉 举报 下载
计算机组成与结构试卷第一套_第1页
第1页 / 共8页
计算机组成与结构试卷第一套_第2页
第2页 / 共8页
计算机组成与结构试卷第一套_第3页
第3页 / 共8页
资源描述:

《计算机组成与结构试卷第一套》由会员分享,可在线阅读,更多相关《计算机组成与结构试卷第一套(8页珍藏版)》请在装配图网上搜索。

1、南京工程学院试卷/ 学年 第学期共8页第1页课程所属部门:计算机工程学院 课程名称:计算机组成与结构考试方式:闭卷 使用班级:命 题人: 教研室主任审核: 主管领导批准: 题号一二三四五总分得分一、单项选择题(请在每小题的4个备选答案中,选出一个最佳答案,本题共12小题;每小题1分,共12分)得分1 .计算机经历了从器件角度划分的四代发展历程,但从系统结构来看,至今为止绝大多数计算机仍是()式计算机。A、实时处理B 、智能化 C、并行n冯诺依曼2 .构成中央处理器的两个主要部分是()。A、控制器和寄存器B、控制器和运算器G运算器和寄存器D控制器和存储器3 .发送数据时,寄存器与总线之间主要是用

2、()来连接的。A与门B、与门、或门C、MUXD、三态门4 .若采用变形补码运算,则发生正溢的特征是:双符号位为()。A 00B、01C、10D、115 .运算器由许多部件组成,但核心部件应该是()。A、数据总线B、数据选择器G算术逻辑运算单元D 、累加寄存器6 .下列存储器中,()速度最快。A、硬盘B、光盘G磁带D、半导体存储器7 .能够改变程序执行顺序的是()0A移位操作类指令B、输入输出类指令G数据传送类指令D转移类指令8 .在变址寻址方式中,操作数的有效地址是()。A程序计数器的内容加上位移量B、基址寄存器内容加上位移量G变址寄存器的内容加上位移量D地址寄存器内容加上位移量9 .在指令中

3、直接给出所需的操作数,这种寻址方式称为()A、立即寻址B、直接寻址C、间接寻址D、相对寻址10 .在微程序控制方式中,机器指令和微指令的关系是()0A每一条机器指令由一条微指令来解释执行B、每一条机器指令由一段(或一个)微程序来解释执行G 一段机器指令组成的工作程序可由一条微指令来解释执行D 一条微指令由若干条机器指令组成11 .同步控制是()0、只适用于外设控制的方式、所有指令执行时间都相同的方式)。、中断方式D通道方式A、只适用于CPU空制的方式BG由统一时序信号控制的方式D12 . 一般微机中不使用的控制方式是(A程序查询方式BG DM蛇式二、填空题(本题12空,每空1分,共12分)本题

4、1 .将一种计算机的汇编语言源程序汇编成另一种计算机的机器语言的I得分I目标程序,这个过程称为交叉汇编。2 .某机器字长16位,无符号整数所能表示的最大数为216-1。3 . DRAMI型的刷新方式有三种:集中刷新、分散刷新和异步刷新4 .如果零地址指令的操作数在主存中,则操作数地址隐式地由指令的操作料来指明,5 .在查询方式的接口电路中必需具有两个端口:数据端口和状态端口。南京工程学院试卷共8页 第3页6 .造成流水线阻塞的因素有数据相关、转移相关、结构相关,设置专用的数据通路可以解决 数据相关问题。7 . I/O设备的编址方式有两种:独立编址、统一编址,前者需要专用 指令访问I/O设备,后

5、者可通过访存指令访问I/O设备。8 .提高计算机系统并行性,一般采用时间重叠、空间重叠 、 资源重复 三种方法。本题 得分三、简答题(本题4小题,每小题5分,共20分)1说明硬布线控制器与微程序控制器的主要不同点。答:(1)指令执行步骤的控制方法不同硬布线控制器是用节拍发生器指明指令执行步骤(机器周期、节拍、工作脉冲);微程序控制器是通过微指令地址的衔接区分指令执行步骤(微周期)。(2分)(2)提供微操作控制信号的方案不同硬布线控制器是用组合逻辑电路直接提供控制计算机各功能部件协同运行所需的控制 信号;微程序控制器控制信号是以微程序的方式存放在控制存储器中,控制信号从控制存储器中读出,并经过一

6、个微指令寄存器送到被控制部件。(3分)2奔腾处理器在体系结构上有什么特点?答:超标量流水线;(1分)分立的指令Cache和数据Cache; (2分)高速的浮点运算部件;(1分)以转移目标缓冲器BTB实现的动态转移预测。(1分)3什么是DMAJ式?简述DMAJ式的特点。答:直接存储器存取方式简称 DMAT式。(1分)DMAJ式的特点:1)在主存与I/O设备间有着直接的数据传送通路,数据传送由称为 DMACJ硬件控制实 现的,无需CPLM行程序来控制干预。(2分)2) DMAJ式无需占用CPUR源来保护现场和恢复现场,运行速度快,能满足高速 I/O 设备的要求。(2分)4说明TEC-2教学机的运算

7、器三组控制信号的作用及来源。答:TEC-2的运算器三组控制信号来源于微指令寄存器。(1分)I0I2选才? ALU两个输入数据的来源;(1分)I3I5选才? ALU的8种运算功能;(1分)I6I8:选择向外部送出的数据是来自 A还是来自ALU选择通用寄存器组和 Q寄存器如何接收数据(直送、左移、右移)。(2分)本题1得分四、计算题(本题2小题,每小题6分,共12分)1.已知X=-0.1001B, Y=+0.1011B,用补码一位乘法计算 XX Y,写出运算过程。1、解:凶补=11.0111 (双符号),-X补=00.1001, Y补=0.1011 (单符号)(1 分)部分积乘数Yn Yn+1说明

8、00.00000.101 1 0+ 00.1001加-x补00.100100.0100 10.10 1 1右移 1 位+ 00.0000加 000.0100 100.0010 0 10.1 0 1右移 1 位+ 11.0111加凶补11.1001 0 111.1100 1 0 10.1 0右移 1 位+ 00.1001力口 -X补00.0101 1 0 100.0010 1 1 0 10.1右移 1 位+ 11.0111力吐X补11.1001 1 1 0 1所以 X ?Y补= 1.10011101 , X ?Y=-0.01100011。(5分)2.已知某磁盘存储器转速为2400转/分,每个记录

9、面道数为200道,平均查找时间为60ms每道存储容量为96Kbit ,求磁盘的平均存取时间与数据传输率。解:2400转/分=40转/秒平均等待时间为:1/40 X 0.5 = 12.5(ms)磁盘平均存取时间为:60 ms + 12.5ms = 72.5ms(3分)数据传播率:Dr = r N , N = 96K bit , r = 40转/秒D r = r N = 40 X 96K = 3840K (bit/s)(3 分)五、应用题(本题5小题,共44分)1 .如下图,某加法器采用组内并行、组间并行的进位链,4位一组,写出进位信号C8的逻辑表达式。(本题6分)解:Gi=AiXBi、Pi=Ai

10、+Bi (1 分) *Pi =P4P3 P2P1G*=G+RG+P4P3G+RRBG *P2 =P8P7 P6P5G =G+F8G+P8P7G+ P8P7P6G(1 分)C8= G P2* Gi*+ P2* Pi* Co(4 分)2 .设某机器指令长为 16位,每个地址码长为 4位,用扩展操作码方法设计指令格式,其中三地址指 令14条,二地址指令 28条,单地址指令 60条,还有若干零地址指令,问零地址指令最多有多少 条?要求给出计算过程。(本题8分)解:三地址指令余下的可用高位编码个数:(24-14) =2 (2分)用于两地址指令后再余下:2 X 24-28=4 ( 2分)用于单地址指令后最

11、终余下:4X 24-60=4 (2分)所以零地址指令最多有:4 X 24 =64 (条)(2分)3 .某计算机的Cache采用直接映像,Cache容量为8KB,主存容量为1MB每个字块有64字节。请给出主存地址的划分和 Cache地址的划分。(本题8分)解:Cache地址戈历(4分):126507位块号6位块内地址主存地址划分(4分):1913126507位组号7位组内块号6位块内地址4 .某16位机采用单总线结构,地址总线 16根(A15A),双向数据总线16根(D15D0),控制总线中与 主存有关的信号有#MRE低电平有效允许访存)、R/#W(高电平为读命令,低电平为写命令)。主存地址空间

12、分配如下:最小 8K字地址空间为系统程序区,相邻的32K字地址空间为用户程序区,最大8K字地址空间为系统程序工作区。存储器按字编址。现有如下存储器芯片:ROM 8K 16bit ,SRAM 16K 16bit , 2K 8bit , 4K 8bit , 8K 8bit 。请从上述芯片中选择适当芯片设计该机的主存储 器。要求:1)说明选择哪些芯片,各需多少片?2)写出各组芯片的地址空间范围;3)画出主存储器逻辑框图(译码器选用74LS138)。(本题10分)解:1)选用 1 片 8K 16bit ROM 芯片;2 片 16K 16bit SRAM 芯片;2 片 8K 8bit SRAM 芯片。

13、(2分)2)系统程序区 ROMA: 0000HH1FFFH (1 片 8K 16bit ROM)用户程序区 SRAM组:2000HH5FFFH (1 片 16K 16bit SRAM)用户程序区 SRAMfi: 6000HH9FFFH (1 片 16K 16bit SRAM)系统程序工作区SRAM知:E000HHFFFFH (2片8K 8bit SRAM,位扩展)(2分)3)(6分)A12 AoD15 DoA 13R/#WA 13A 14A 15#MREQ+5v5 .下图所示的数据通路中,GR为通用寄存器组,存储器图中没有画出(访存控制信号包 括:ADS M/#IO、W/#R ADS=1表示访

14、存控制信号有效)。数据通路中的控制信号及序 号在表中示出。设机器指令格式为:操作码RS RDRS1DISP若取数指令LOA陈用取指、计算有效地址、取数、送结果四个机器周期完成,其功能是:(RS1)+DISP) RD(1)写出LOAD旨令各机器周期所需的控制信号;(2)若采用微程序控制,控存容量为512*34位,微指令采用水平格式,设计微指令格 式并给出实现LOAD旨令的各微指令编码。(本题12分)八(AR) AB f ,ALUDRf,DB DFARiAR.DRALU AR _:心4V .(DR) ALU/ ALUN Z V/ AAL_M .,0 ALU(RS1) ALU fM-(RS) ALlGR 一H*f iRS1GR-ALU GR序号控制信号序号1(PC) AB102ALU PC113(PC)+1124DISP ALU135DB IR146DB DR157(DR) DB168RS1 GR179RS RD GR18ABDBR(DR) DB (PC) ABDB IRI/ CDISP-MALUALU lPCr|(PC)+1 ,j卜UPCOPIRIRS、RD GRI .(PC) ALU_fcif控制信号在舁 厅p控制信号(RS1) ALU19ALUGR(RS)ALU20ALUDR0ALU21ALUAR(DR)ALU22(AR)AB(PC)ALU23ADS+24M/#IO-25W/#R

展开阅读全文
温馨提示:
1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
2: 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
3.本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!