四路彩灯显示系统逻辑电路设计

《四路彩灯显示系统逻辑电路设计》由会员分享，可在线阅读，更多相关《四路彩灯显示系统逻辑电路设计（18页珍藏版）》请在装配图网上搜索。

1、哈尔滨工程大学数字逻辑综合性实验设计报告 课程名称 数字逻辑实验 题目名称 四路彩灯显示系统逻辑电路设计班 级 学 号 学生姓名 同组班级 同组学号 同组姓名 指导教师 武俊鹏、孟昭林、刘书勇、赵国冬2013年 06 月 摘 要四路彩灯常见于节庆场合，按照某种规则点亮或者闪烁彩灯，本次数字逻辑电路设计实验主要完成四路彩灯的控制流程，控制流程如下：1) 第一路彩灯先点亮，然后依次点亮第二路、第三路、第四路；2) 第四路先灭，然后第三路、第二路、第一路依次灭；3) 四路彩灯均亮0.5s灭0.5s，共四次；4) 从1)开始循环。本次实验采用中小规模集成电路进行彩灯显示系统的设计，具体使用74LS16

2、1作为循环控制电路，74LS194控制彩灯花型显示，并用若干基本与门、非门、与非门等芯片基本逻辑电路。关键词： 四路彩灯； 计数器； 移位寄存器；中小规模集成电路；目 录目录1 需求分析- 3 -1.1基本功能要求- 3 -1.2创新拓展功能- 3 -1.3设计原理- 3 -2.1 系统逻辑结构设计- 5 -2.1.1 循环控制电路- 5 -2.1.2 四路彩灯状态显示- 7 -2.2 系统物理结构设计- 10 -2.2.1 循环控制电路物理结构- 10 -2.2.2 状态显示电路物理结构- 11 -2.2.3 完整系统电路物理结构- 12 -3 系统实现- 13 -3.1 系统实现过程- 1

3、3 -3.2 系统测试- 13 -3.3 系统最终电路图- 14 -3.4系统团队分工- 15 -4 总结- 16 -参考文献- 17 -1 需求分析1.1 基本功能要求用小规模集成电路设计并制作一个四路彩灯显示系统的要求如下：1) 开机自动置入初始状态后即能按规定的程序进行循环显示。2) 程序由三个节拍组成：a) 第一节拍时，四路输出Q1Q4依次为1，使第一路彩灯先点亮，接着第二路、第三路、第四路彩灯依次点亮；b) 第二节拍时，Q4Q1依次为0，使第四路先灭，然后第三路、第二路、第一路彩灯依次灭；c) 第三节拍时，Q1Q4输出同时为1态0.5s，然后同时为0态0.5s，使四路彩灯同时点亮0.

4、5s，然后同时灭0.5s，共进行4次。每个节拍费事为4s，执行一次程序共需12s。3) 用发光二极管显示彩灯系统的各节拍。1.2 创新拓展功能对四路彩灯所在扩展如下：1) 增加暂停功能，即在四路彩灯显示系统工作时，可从任意状态暂停，之后可以恢复暂停时的状态，并继续工作；2) 增加数字显示，用两位十进制数0011随着彩灯的变化显示12个状态。1.3 设计原理为保证四路彩灯系统开机后可从初始状态按规定程序进行循环演示，循环控制电路可用74LS161和74LS20实现。彩灯花型显示分为3个节拍，彩灯的三个节拍可以用移位寄存器74LS194实现。彩灯有亮、灭两个状态，此外，还需要设计时钟脉冲产生电路、

5、循环控制电路和彩灯花样输出电路。由设计要求出发可知彩灯的3个节拍可以用移位寄存器74LS194实现，通过控制S0和S1实现1右移、0左移、送数和通过控制CLR控制清零。第一节拍为1右移，第二节拍为0左移，第三节拍全亮为置数1，全灭为清零。由于程序循环一次要12s，故需要一个12进制的计数器控制循环。第三节拍时要求1s内全灭全亮各一次，故脉冲信号频率比先前两节拍时脉冲频率要快一倍，而且要以相同频率控制CLR。可以用一个十六进制计数器产生脉冲信号，一路送到控制十二进制的计数器，一路经逻辑电路送到移位寄存器。 上述原理可用图1.3 表示: 显示电路脉冲器启动 节拍程序执行器 1s 分频器节拍控制器

6、4s 1s 图1.3 四路彩灯显示系统图 2.1 系统逻辑结构设计2.1.1 循环控制电路由于程序循环一次要12s，故需要十二进制的计数器控制循环，考虑使用同步集成计数器74LS161，因其是M=16的计数器，并且有异步清零的功能，因此采用反馈复位信号使清零输入端CLR为零的方法，可以使计数器在按自然态序计数的过程中，跳过无效状态，构成12进制的计数器。为完成要求，列出十二进制计数器的状态表，寻找清零是QD QC QB QA的状态，表 2.1.1为自然态序12进制计数器的状态表。表 2.1.1 自然态序十二进制计数器状态表 计数N 输出 QD QCQBQA0000010001200103001

7、1401005010160110701118100091001101010111011 无效状态1100110111101111由表 2.1.1 可知，应用反馈复位法，可在QD,QC,QB,QA为1100时，使CLR置零，从而达到异步清零的功能，跳过下面四个无效状态，则可得:CLR=QAQBQCQD另外，LOAD、ENT、ENP接高电平，CLK接脉冲。图 2.1.1 即为利用反馈复位法设计的十二进制计数器的逻辑电路图。 图 2.1.1 自然态序十二进制计数器同时需要为74LS194产生一个快一倍的脉冲信号，则可以考虑多加一片74LS161用来分出两个频率，比如QB的频率是QC的二倍，则用QC为

8、十二进制计数器提供脉冲，QB经逻辑电路为74LS194提供脉冲。2.1.2 四路彩灯状态显示四路彩灯共有十二个状态，使用实验箱上的显示译码器可以显示011来表示状态，由于一片74LS161为十二进制计数器，可以采用74LS161的输出QD QC QB QA作为输入，输出为两片显示译码器的A1 B1 C1 D1 A2 B2 C2 D2的输入，可列真值表 2.1.2。表 2.1.2 彩灯显示状态真值表 输入 输出数码管1数码管0QDQCQBQA数码管 1数码管 0D1C1B1A1D0C0B0A00000000000000000010100000001001002000000100011030000

9、00110100040000010001010500000101011006000001100111070000011110000800001000100109000010011010100001000010111100010001根据真值表可写出各个输出的逻辑表达式： D1=0 C1=0 B1=0 A1=QDQCQBQA+QDQCQBQA D0=QDQCQBQA+QDQCQBQA C0=QDQCQBQA+QDQCQBQA+QDQCQBQA+QDQCQBQA B0=QDQCQBQA+ QDQCQBQA+QDQCQBQA+ QDQCQBQA A0=QDQCQBQA+QDQCQBQA+QDQCQB

10、QA+QDQCQBQA+QDQCQBQA+ QDQCQBQA用卡诺图化简逻辑函数，可得与或最简式:由于D1 C1 B1已经最简，不需化简，即D1=0 、 C1=0 、B1=0 ；其他逻辑函数的化简如下： 1）A1卡诺图： QBQAQDQC00011110 000000 010000 11dddd 100011 可得A1=QDQB2) D0卡诺图： QBQAQDQC00011110 000000 010000 11dddd 101100 可得D0=QDQB3) C0卡诺图 QBQAQDQC00011110 000000 011111 11dddd 100000 可得C0=QC4) B0卡诺图 Q

11、BQAQDQC00011110 000011 010011 11dddd 100000 可得B0=QDQB5) A0卡诺图 QBQAQDQC00011110 000110 010110 11dddd 100110 可得A0=QA用与门和非门实现此逻辑函数的逻辑图，如图 2.1.2 所示: 图 2.1.2 四路彩灯状态显示逻辑电路2.2 系统物理结构设计2.2.1 循环控制电路物理结构由于需要产生两路控制频率，一路送至十二进制计数器，一路经逻辑电路送至移位寄存器，所以需要两片74LS161；由于一片74LS161需采用反馈复位法构成十二进制计数器，CLR=QAQBQCQD，所以需要74LS20一

12、片，74LS04一片。由分析可得所用器材表如下： 表 2.2.1 循环控制电路器材表器材数量74LS1612片74LS201片74LS041片集成芯片74LS161是同步的可预置的4位二进制计数器，并具有异步清零功能。表 2.2.1 是74LS161的功能真值表。 表 2.2.2 74161功能真值表 输入 输出CLKCLRLOADENPENTABCDQAQBQCQD x0xxxxxxx000010xxABCDABCD x110xxxxx 保持 x11x0xxxx 保持1111xxxx 计数2.2.2 状态显示电路物理结构由显示电路的输入输出及逻辑函数：D1=0 、C1=0 、B1=0 、A1

13、=QDQB、D0=QDQB、C0=QC、B0=QDQB、A0=QA，可知其物理电路需要两个数码管，以及非门74LS04一片，与门74LS08一片。由分析可的器材表如下： 表 2.2.3 状态显示电路器材表器材数量数码管274LS041片74LS081片数码管显示状态表如下：表 2.2.4 数码管显示状态DCBA显示000000001100102001130100401015011060111710008100191010无效状态101111001101111011112.2.3 完整系统电路物理结构完整系统所用器材表如下：表 2.2.3 完整系统电路器材表器材数量数据逻辑实验箱1台74LS16

14、12片74LS201片74LS042片74LS082片74LS1941片74LS3731片74LS321片74LS194用于控制彩灯显示，74LS194是典型的移位寄存器，它是四位双向通用移位寄存器。它的功能如表2.2.4 所示: 表 2.2.4 74LS194功能表功能 输入 输出CLRS1S0CPSLSRABCDQAn+1QBn+1QCn+1QDn+1清除0xxxxxxxxx0000保持1xx0xxxxxxQAnQBnQCnQDn送数111xxABCDABCD右移101x1xxxx 1QAnQBnQCn101x0xxxx 0QAnQBnQCn左移1101xxxxxQBnQCnQDn 111

15、00xxxxxQBnQCnQDn 0保持100xxxxxxQAnQBnQCnQDn3 系统实现3.1 系统实现过程实现方法与步骤:1. 进行电路原理分析，给出预期功能与实现，利用真值表，状态图等方法对逻辑电路进行设计，合理选用芯片；2. 在MultiSim上对所设计电路进行仿真模拟，排查逻辑错误，进一步完善设计；3. 按照所设计电路在实验箱上进行线路连接，实际操作并检查电路；3.2 系统测试在整个电路完成之后，进行的测试有：1. 进行仿真测试，检查电路逻辑是否存在问题，如存在问题，则修改；2. 将构成十二进制计数器的74LS161(电路中U1)的输出QD QC QB QA连接实验箱上的显示灯，

16、检测输出是否为自然态序的十二进制计数，且正确循环，如不正常，则重新检查反馈复位逻辑电路是否接错；3. 如1正常，将74LS194的输入S0 S1 CLR CLK是否正常变化，如不正常，则检查转换74LS161输出有74LS194输入的逻辑电路是否正确；4. 如果2正常，显示不正常，则检查74LS194芯片是否完好，功能是否正常；5. 检查扩展部分的逻辑电路连接是否完好，芯片功能是否正常。3.3 系统最终电路图最终电路图如图 3.3所示： 图 3.3 最终电路图整个电路利用左下74161(以U2代替 )将脉冲分为两个频率，其中QB的输出频率是QD的一倍，由左上74161(以U1代替)利用反馈复位

17、法构成十二进制计数器产生十二个循环的不同状态，和U2的QD一起经过逻辑电路控制74194的S0 S1 CLR CLK。在前四个状态，S0=1、S1=0、CLR=1同时SR=1，利用1右移来完成第一节拍；接着四个状态，S0=0、S1=1、CLR=1同时SL=0，利用0作移来完成第二节拍；最后四个状态，S0=1、S1=1、CLR 和 CLK 的频率是之前的二倍，且A=1、B = 1、C = 1、D = 1，所以交替清零与置数，完成第三节拍。同时利用U1的输出QD QC QB QA经逻辑电路处理控制数码管的显示，完成对十二个状态的显示。利用与门和开关控制脉冲的通断，以及利用八位锁存器保存两片7416

18、1的输出状态，可以暂停电路并恢复状态，另其继续工作。3.4系统团队分工自然态序十二进制计数器(两片74LS161的改装设计)、四路彩灯的状态显示功能以及最终完成的电路图的制作由我完成。使用74LS194来控制四路彩灯的基本功能实现以及对电路进行的暂停保持和继续功能由我的合作者宋浩宇完成。实物连线由我们共同完成，图3.4 为系统实物图。 图 3.4 系统实物照片4 总结 通过四路彩灯电路的设计与实现，使我对芯片功能、一般组合逻辑电路和时序逻辑的设计有了更深的认识，巩固了在此之前已在课堂和书本上学到有关知识。基本电路设计完成之后，通过在MultiSim上进行仿真设计，重新检查电路并进行修改，使我熟

19、悉了电路的一般设计方法。电路的实物连接过程中，通过查询芯片引脚图与功能表，并与实验箱进行连接，因为整个线路连接之后十分复杂，而且连接完成之后必须对照引脚图才能分析电路，所以在操作过程中必须小心谨慎。正确的电路设计和接线是整个电路正常工作的前提，出错之后要保持耐心并认真检查电路。同时我认识到实际芯片引脚与惯用表示的不同以及实际电路连接的复杂。亲自实践是很好的学习机会，数字逻辑实验使我能够应用理论知识于实践中，提高自身能力与知识。完成这次实验对我的提高有很多帮助，希望数字逻辑实验课程能为学生提供更多机会。参考文献1 数字逻辑 /吴继娟编著；北京：人民邮电出版社，2008.12 ISBN 978-7-115-18695-92 数字电路实验与实践教程 /武俊鹏，刘书勇，付小晶编著. 北京：清华大学出版社，2015 ISBN 978-7-302-39357-3- 17 -