数字集成电路实验指导书.doc

《数字集成电路实验指导书.doc》由会员分享，可在线阅读，更多相关《数字集成电路实验指导书.doc（16页珍藏版）》请在装配图网上搜索。

1、数字集成电路实验指导书何爱香 信息与电子工程学院2013年1月目 录实验1译码器 3 实验2组合逻辑电路实验3半加器实验4全加器实验5三进制计数器11实验6 555多谐振荡器13实验7电压比较器15实验8 Pspice最坏情况分析 16实验1 译码器一、 实验目的1 理解译码器逻辑功能。2 掌握译码器电路设计方法。二、 实验内容译码器74155的芯片如下图所示，逻辑函数式：表1.译码器74155真值表使能控制输入输出1CB A1Y0 1Y1 1Y2 1Y31XX X1 1 1 1010 00 1 1 1010 11 0 1 1011 01 1 0 1011 11 1 1 0X0X X1 1 1

2、 1三、 实验步骤（1） 在pspice中，启动Place/Part命令，出现下图所示的选择框，输入74155，点击OK。（2）控制端1C设置为高电平，使能端设置为低电平。在pspice中，高低电平要用专门的符号来设置，启动Place/Ground命令，出现下图所示的选择框，在SOURE库中取“$D_HI”符号，即为接入高电平，取“$D_LO”符号，接到电路的输入端，即为接入低电平。（2） 设置输入信号AB启动Place/Part命令，出现下图所示的选择框，输入DigClock。通过设置时钟信号源参数调整方波的周期可占空比。设置输入信号A的ONTIME和OFFTIME为0.5ms。设置输入信号

3、B的ONTIME和OFFTIME为1ms时钟信号源有5个周期参数要设置：在一个周期内，低电平状态的持续时间:在一个周期内，低电平状态的持续时间。ONTIME: 在一个周期内，高电平状态的持续时间OFFTIME: 在一个周期内，低电平状态的持续时间DELAY:延时STARTVAL:时钟信号的初值，在时间延时范围内，信号值由初值决定。OPPVAL:时钟高电平状态在设置时钟信号时，一般只需要设置OFFTIME和ONTIME方法：双击ONTIME出现下图对话框，设置为0.5ms.同理，设置OFFTIME为0.5ms。（3）启动Pspice仿真，查看Y0到Y3的结果四、实验报告1画出实验电路图，整理实验

4、数据填入逻辑状态表中。2交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验2 组合逻辑电路一、实验目的1 理解组合逻辑电路逻辑功能。2 掌握组合逻辑电路设计方法。二、实验原理组合逻辑电路简称组合电路，组合电路的特点是任意时刻电路输出的逻辑状态仅仅由此刻电路的输入状态决定，而与电路过去的状态无关。组合逻辑电路在电路结构上完全由逻辑门构成，并且没有输出对输入的反馈和存储电路。组合逻辑电路的输入、输出信号可能有一个或多个，可以用下图所示的框图形式表示。 图中，表示输入信号，表示输出信号。根据组合电路的特性，输出信号与输入信号之间的关系可以表示成如下的输出函数： 由于实际的门电路具有延时特

5、性，所以要求组合电路的所有输入信号，在它们到达输出之前，必须保持不变。组合电路的输入信号可以是原变量也可以是反变量，要依具体电路和题目而定。三、实验内容及步骤（1）已知组合逻辑电路图如下所示，选用与门7408 、非门7404或门7432连接电路，测试输入、输出端的逻辑状态，填入表1 中。ABCY表1真值表输入输出ABCY四、实验步骤（1）在pspice中绘制原理图（2）添加输入信号源，分别设置3个激励源的周期为0.5us,1us和2us,占空比为1的方波信号，（3）模拟仿真，并用Probe模块来观察各个节点数字信号随时间的变化规律，填写表1。五、实验报告1画出实验电路图，整理实验数据填入逻辑状

6、态表中。交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验3 半加器一、实验目的1 理解半加器、全加器的逻辑功能。2 掌握半加器和全加器的设计方法。二、实验原理如果不考虑来自低位的进位，将两个一位二进制数进行相加得到和及进位的电路称为半加器。其中A、B是两个加数，S是和，C是进位。 由功能表可以得到如下逻辑表达式： 三、实验内容及步骤分别选用与非门74LS00 以及与非门74LS00 结合异或门74LS86 两种方法设计半加器电路，连接电路，测试输入、输出端的逻辑状态，填入下表中。五、实验报告1画出实验电路图，整理实验数据填入逻辑状态表中。2半加器的设计，要求列出真值表，写出逻辑表

7、达式，画出逻辑图，并将验证结果填入表中。3交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验4 全加器一、实验目的1 理解全加器的逻辑功能。2 掌握全加器的设计方法。二、实验原理能将两个一位二进制数相加并考虑低位来的进位和向高位进位的逻辑电路称为全加器。全加器功能如表所示，表中CI为低位来的进位，A、B是两个加数，S是本位全加和，CO是向高位的进位。表 全加器功能表输 入输 出CI A BS CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1从功能表可得到如下表达式： 化简后： 三、实验内容及步骤选用

8、异或门74LS86 和与非门74LS00 设计一个全加器，连接电路，测试输入、输出端的逻辑状态，填入下表中。五、实验报告1画出实验电路图，整理实验数据填入逻辑状态表中。2全加器的设计，要求列出真值表，写出逻辑表达式，画出逻辑图，并将验证结果填入表中。3交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验5 三进制计数器一、实验目的1 理解计数器的逻辑功能。2 掌握计数器的设计方法。二、实验原理根据给定时序电路逻辑功能的要求，设计出实现该功能的逻辑电路图，并力求最简。对时序逻辑电路的设计，目前还没有一套完全成熟的方法，需要不断积累经验，逐步完善。同步时序逻辑电路的设计过程与分析过程相反

9、，一般可按如下步骤进行：从实际问题着手，建立状态图和状态表:由给定的实际问题确定输入变量、输出变量及状态，并分析输入、输出变量和状态之间的关系。在分析的基础上，画出状态图或列出原状态表。 状态化简： 为了保证逻辑功能的正确性，由实际问题构造的状态图或状态表没有严格要求状态数最少，一般会产生多余的状态。状态数直接决定着电路的造价和复杂程度，因此需要进行状态化简。 状态化简的核心是识别等价状态。若两个状态在相同的输入下有相同的输出和次态，则这两个状态是等价状态。状态化简就是将等价状态合并，使状态数最少。 决定使用触发器的数目、类型和状态编码： 首先确定触发器数目，触发器数目n与状态数M之间有如下关

10、系： 其次确定触发器输出的二进制编码与状态之间的对应关系，这种关系称为状态编码。因为n个触发器的输出编码有2n种，状态有M2n种，所以触发器输出编码与状态之间的对应关系不是唯一的。 最后根据电路中触发器种类最少和市场供货情况确定触发器类型。 由状态表求出电路的状态方程、驱动方程和输出方程： 从具有状态编码的状态表中分离出次态卡诺图和输出卡诺图，再由次态卡诺图依据触发器特性方程得到驱动方程。由输出卡诺图得到输出方程，或依据触发器驱动表直接由状态表分离出驱动卡诺图，得到驱动方程。检查能否自启动：画出满足逻辑功能要求的逻辑图。三、实验内容及步骤选用两片JK触发器7473设计一个三进制计数器。（1）在

11、pspice中，启动Place/Part命令，输入7473，选取两片JK触发器7473，并连线画出原理图。（2）启动Place/Part命令，出现下图所示的选择框，输入DigClock。通过设置时钟信号源参数调整方波的周期可占空比。设置输入信号A的ONTIME和OFFTIME为0.5ms。（3）启动Place/Ground命令，在SOURE库中取“$D_HI”符号，即为接入高电平。（4）启动Pspice仿真，查看d0,d1的输出结果。四、实验报告1画出实验电路图，整理实验数据。交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验6 555多谐振荡器一、实验目的1 理解555多谐振荡器

12、的逻辑功能。2 掌握555多谐振荡器的设计方法。二、实验原理多谐振荡器是能产生矩形脉冲波的自激振荡器。由于矩形波中除基波外，包含许多高次谐波，因此这类振荡器被称为多谐振荡器。多谐振荡器一旦振荡起来，电路没有稳态，只有两个暂稳态进行交替变化，输出矩形波脉冲信号，因此它又被称作无稳态电路。用555定时器能方便地构成多谐振荡器，如图所示。RA、RB和C是外接定时元件，定时器的高电平触发端(6脚)和低电平触发端(2脚)并联在一起接电容C与电阻RB的连接点上，放电三极管的集电极(7脚)连接到电阻RA和RB的连接点上。图 由555定时器构成的多谐振荡器三、实验内容及步骤（1）在pspice中，启动Plac

13、e/Part命令，单击AddLibrary，添加anl_misc.olb库，输入555B，选出555定时器，并按照下图连接电路。（2）进行瞬态分析（3）对电路进行仿真，并观测输入端d,c和输出o点的电压波形。并分析原理过程。（4）计算充电和放电的理论值，并与仿真结果值进行比较分析。四、实验报告1画出实验电路图，整理实验数据。交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验七 电压比较器一、实验目的1 理解电压比较器的逻辑功能。2 掌握555多谐振荡器的设计方法。二、实验原理电压比较器可以看作是放大倍数接近“无穷大”的运算放大器。电压比较器的功能：比较两个电压的大小(用输出电压的高

14、或低电平，表示两个输入电压的大小关系)： 当“+”输入端电压高于“”输入端时，电压比较器输出为高电平； 当“+”输入端电压低于“”输入端时，电压比较器输出为低电平；可工作在线性工作区和非线性工作区。工作在线性工作区时特点是虚短，虚断；工作在非线性工作区时特点是跳变，虚断；由于比较器的输出只有低电平和高电平两种状态，所以其中的集成运放常工作在非线性区。从电路结构上看，运放常处于开环状态，又是为了使比较器输出状态的转换更加快速，以提高响应速度，一般在电路中接入正反馈。 三、实验内容及步骤（1）在pspice中，启动Place/Part命令，单击AddLibrary，添加opamp.olb库，输入u

15、A741，选出电压比较器，并按照下图连接电路。（3） 设置比较器输入端2的电压信号源为幅度为4v，频率1kHz的正弦波信号。输入端3的参考电压输入端3为0v。（4） 进行瞬态分析，仿真时间设为5ms（5） 电路仿真，并观测输入正弦波电压i、参考电压j和输出电压o的波形，并分析原因。（6） 将参考电压改为3v，再次进行仿真，观察输出I,j和输入o的波形，并分析原因。四、实验报告1画出实验电路图，整理实验数据。交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。实验八 Pspice最坏情况分析一、实验目的1 理解数字元器件的延迟现象。2 掌握数字电路Pspice最坏情况分析方法。二、实验原理

16、数字器件都是有延迟的，相同的器件延迟不确定。Pspice A/D分析数字电路时，将数字信号分为5种状态，即0、1、R、F和X，其中R和分别表示上升沿和下降沿。任何一个或翻转都看作是模糊部分。时序模糊在数字元器件之间是可以传递的，在每种基本元器件的输出端所输出的时序模糊是由输入端的时序模糊加上器件本身的延迟所决定的。三、实验内容及步骤（1）在pspice中，启动Place/Part命令，选出8个反相器74LS04B，并按照下图连接电路。（）将激励信号设置为周期为us的方波信号。（）进行瞬态分析。（）电路仿真。观察输出信号VOUT1、VOUT、VOUT、VOUT和输入信号的波形，并分析原因。（）分析输出延迟的最坏情况。四、实验报告1画出实验电路图，整理实验数据。交仿真报告（包括仿真电路、设计过程、仿真结果、数据分析）。16